err.no Git - linux-2.6/blob - sound/pci/hda/hda_intel.c

   1 /*
   2  *
   3  *  hda_intel.c - Implementation of primary alsa driver code base
   4  *                for Intel HD Audio.
   5  *
   6  *  Copyright(c) 2004 Intel Corporation. All rights reserved.
   7  *
   8  *  Copyright (c) 2004 Takashi Iwai <tiwai@suse.de>
   9  *                     PeiSen Hou <pshou@realtek.com.tw>
  10  *
  11  *  This program is free software; you can redistribute it and/or modify it
  12  *  under the terms of the GNU General Public License as published by the Free
  13  *  Software Foundation; either version 2 of the License, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful, but WITHOUT
  17  *  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  18  *  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  19  *  more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License along with
  22  *  this program; if not, write to the Free Software Foundation, Inc., 59
  23  *  Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  24  *
  25  *  CONTACTS:
  26  *
  27  *  Matt Jared          matt.jared@intel.com
  28  *  Andy Kopp           andy.kopp@intel.com
  29  *  Dan Kogan           dan.d.kogan@intel.com
  30  *
  31  *  CHANGES:
  32  *
  33  *  2004.12.01  Major rewrite by tiwai, merged the work of pshou
  34  *
  35  */
  36
  37 #include <asm/io.h>
  38 #include <linux/delay.h>
  39 #include <linux/interrupt.h>
  40 #include <linux/kernel.h>
  41 #include <linux/module.h>
  42 #include <linux/moduleparam.h>
  43 #include <linux/init.h>
  44 #include <linux/slab.h>
  45 #include <linux/pci.h>
  46 #include <linux/mutex.h>
  47 #include <sound/core.h>
  48 #include <sound/initval.h>
  49 #include "hda_codec.h"
  50
  51
  52 static int index[SNDRV_CARDS] = SNDRV_DEFAULT_IDX;
  53 static char *id[SNDRV_CARDS] = SNDRV_DEFAULT_STR;
  54 static int enable[SNDRV_CARDS] = SNDRV_DEFAULT_ENABLE_PNP;
  55 static char *model[SNDRV_CARDS];
  56 static int position_fix[SNDRV_CARDS];
  57 static int probe_mask[SNDRV_CARDS] = {[0 ... (SNDRV_CARDS-1)] = -1};
  58 static int single_cmd;
  59 static int enable_msi;
  60
  61 module_param_array(index, int, NULL, 0444);
  62 MODULE_PARM_DESC(index, "Index value for Intel HD audio interface.");
  63 module_param_array(id, charp, NULL, 0444);
  64 MODULE_PARM_DESC(id, "ID string for Intel HD audio interface.");
  65 module_param_array(enable, bool, NULL, 0444);
  66 MODULE_PARM_DESC(enable, "Enable Intel HD audio interface.");
  67 module_param_array(model, charp, NULL, 0444);
  68 MODULE_PARM_DESC(model, "Use the given board model.");
  69 module_param_array(position_fix, int, NULL, 0444);
  70 MODULE_PARM_DESC(position_fix, "Fix DMA pointer "
  71                  "(0 = auto, 1 = none, 2 = POSBUF, 3 = FIFO size).");
  72 module_param_array(probe_mask, int, NULL, 0444);
  73 MODULE_PARM_DESC(probe_mask, "Bitmask to probe codecs (default = -1).");
  74 module_param(single_cmd, bool, 0444);
  75 MODULE_PARM_DESC(single_cmd, "Use single command to communicate with codecs "
  76                  "(for debugging only).");
  77 module_param(enable_msi, int, 0444);
  78 MODULE_PARM_DESC(enable_msi, "Enable Message Signaled Interrupt (MSI)");
  79
  80 #ifdef CONFIG_SND_HDA_POWER_SAVE
  81 /* power_save option is defined in hda_codec.c */
  82
  83 /* reset the HD-audio controller in power save mode.
  84  * this may give more power-saving, but will take longer time to
  85  * wake up.
  86  */
  87 static int power_save_controller = 1;
  88 module_param(power_save_controller, bool, 0644);
  89 MODULE_PARM_DESC(power_save_controller, "Reset controller in power save mode.");
  90 #endif
  91
  92 MODULE_LICENSE("GPL");
  93 MODULE_SUPPORTED_DEVICE("{{Intel, ICH6},"
  94                          "{Intel, ICH6M},"
  95                          "{Intel, ICH7},"
  96                          "{Intel, ESB2},"
  97                          "{Intel, ICH8},"
  98                          "{Intel, ICH9},"
  99                          "{ATI, SB450},"
 100                          "{ATI, SB600},"
 101                          "{ATI, RS600},"
 102                          "{ATI, RS690},"
 103                          "{ATI, RS780},"
 104                          "{ATI, R600},"
 105                          "{ATI, RV630},"
 106                          "{ATI, RV610},"
 107                          "{ATI, RV670},"
 108                          "{ATI, RV635},"
 109                          "{ATI, RV620},"
 110                          "{ATI, RV770},"
 111                          "{VIA, VT8251},"
 112                          "{VIA, VT8237A},"
 113                          "{SiS, SIS966},"
 114                          "{ULI, M5461}}");
 115 MODULE_DESCRIPTION("Intel HDA driver");
 116
 117 #define SFX     "hda-intel: "
 118
 119
 120 /*
 121  * registers
 122  */
 123 #define ICH6_REG_GCAP                   0x00
 124 #define ICH6_REG_VMIN                   0x02
 125 #define ICH6_REG_VMAJ                   0x03
 126 #define ICH6_REG_OUTPAY                 0x04
 127 #define ICH6_REG_INPAY                  0x06
 128 #define ICH6_REG_GCTL                   0x08
 129 #define ICH6_REG_WAKEEN                 0x0c
 130 #define ICH6_REG_STATESTS               0x0e
 131 #define ICH6_REG_GSTS                   0x10
 132 #define ICH6_REG_INTCTL                 0x20
 133 #define ICH6_REG_INTSTS                 0x24
 134 #define ICH6_REG_WALCLK                 0x30
 135 #define ICH6_REG_SYNC                   0x34
 136 #define ICH6_REG_CORBLBASE              0x40
 137 #define ICH6_REG_CORBUBASE              0x44
 138 #define ICH6_REG_CORBWP                 0x48
 139 #define ICH6_REG_CORBRP                 0x4A
 140 #define ICH6_REG_CORBCTL                0x4c
 141 #define ICH6_REG_CORBSTS                0x4d
 142 #define ICH6_REG_CORBSIZE               0x4e
 143
 144 #define ICH6_REG_RIRBLBASE              0x50
 145 #define ICH6_REG_RIRBUBASE              0x54
 146 #define ICH6_REG_RIRBWP                 0x58
 147 #define ICH6_REG_RINTCNT                0x5a
 148 #define ICH6_REG_RIRBCTL                0x5c
 149 #define ICH6_REG_RIRBSTS                0x5d
 150 #define ICH6_REG_RIRBSIZE               0x5e
 151
 152 #define ICH6_REG_IC                     0x60
 153 #define ICH6_REG_IR                     0x64
 154 #define ICH6_REG_IRS                    0x68
 155 #define   ICH6_IRS_VALID        (1<<1)
 156 #define   ICH6_IRS_BUSY         (1<<0)
 157
 158 #define ICH6_REG_DPLBASE                0x70
 159 #define ICH6_REG_DPUBASE                0x74
 160 #define   ICH6_DPLBASE_ENABLE   0x1     /* Enable position buffer */
 161
 162 /* SD offset: SDI0=0x80, SDI1=0xa0, ... SDO3=0x160 */
 163 enum { SDI0, SDI1, SDI2, SDI3, SDO0, SDO1, SDO2, SDO3 };
 164
 165 /* stream register offsets from stream base */
 166 #define ICH6_REG_SD_CTL                 0x00
 167 #define ICH6_REG_SD_STS                 0x03
 168 #define ICH6_REG_SD_LPIB                0x04
 169 #define ICH6_REG_SD_CBL                 0x08
 170 #define ICH6_REG_SD_LVI                 0x0c
 171 #define ICH6_REG_SD_FIFOW               0x0e
 172 #define ICH6_REG_SD_FIFOSIZE            0x10
 173 #define ICH6_REG_SD_FORMAT              0x12
 174 #define ICH6_REG_SD_BDLPL               0x18
 175 #define ICH6_REG_SD_BDLPU               0x1c
 176
 177 /* PCI space */
 178 #define ICH6_PCIREG_TCSEL       0x44
 179
 180 /*
 181  * other constants
 182  */
 183
 184 /* max number of SDs */
 185 /* ICH, ATI and VIA have 4 playback and 4 capture */
 186 #define ICH6_CAPTURE_INDEX      0
 187 #define ICH6_NUM_CAPTURE        4
 188 #define ICH6_PLAYBACK_INDEX     4
 189 #define ICH6_NUM_PLAYBACK       4
 190
 191 /* ULI has 6 playback and 5 capture */
 192 #define ULI_CAPTURE_INDEX       0
 193 #define ULI_NUM_CAPTURE         5
 194 #define ULI_PLAYBACK_INDEX      5
 195 #define ULI_NUM_PLAYBACK        6
 196
 197 /* ATI HDMI has 1 playback and 0 capture */
 198 #define ATIHDMI_CAPTURE_INDEX   0
 199 #define ATIHDMI_NUM_CAPTURE     0
 200 #define ATIHDMI_PLAYBACK_INDEX  0
 201 #define ATIHDMI_NUM_PLAYBACK    1
 202
 203 /* this number is statically defined for simplicity */
 204 #define MAX_AZX_DEV             16
 205
 206 /* max number of fragments - we may use more if allocating more pages for BDL */
 207 #define BDL_SIZE                PAGE_ALIGN(8192)
 208 #define AZX_MAX_FRAG            (BDL_SIZE / (MAX_AZX_DEV * 16))
 209 /* max buffer size - no h/w limit, you can increase as you like */
 210 #define AZX_MAX_BUF_SIZE        (1024*1024*1024)
 211 /* max number of PCM devics per card */
 212 #define AZX_MAX_AUDIO_PCMS      6
 213 #define AZX_MAX_MODEM_PCMS      2
 214 #define AZX_MAX_PCMS            (AZX_MAX_AUDIO_PCMS + AZX_MAX_MODEM_PCMS)
 215
 216 /* RIRB int mask: overrun[2], response[0] */
 217 #define RIRB_INT_RESPONSE       0x01
 218 #define RIRB_INT_OVERRUN        0x04
 219 #define RIRB_INT_MASK           0x05
 220
 221 /* STATESTS int mask: SD2,SD1,SD0 */
 222 #define AZX_MAX_CODECS          3
 223 #define STATESTS_INT_MASK       0x07
 224
 225 /* SD_CTL bits */
 226 #define SD_CTL_STREAM_RESET     0x01    /* stream reset bit */
 227 #define SD_CTL_DMA_START        0x02    /* stream DMA start bit */
 228 #define SD_CTL_STREAM_TAG_MASK  (0xf << 20)
 229 #define SD_CTL_STREAM_TAG_SHIFT 20
 230
 231 /* SD_CTL and SD_STS */
 232 #define SD_INT_DESC_ERR         0x10    /* descriptor error interrupt */
 233 #define SD_INT_FIFO_ERR         0x08    /* FIFO error interrupt */
 234 #define SD_INT_COMPLETE         0x04    /* completion interrupt */
 235 #define SD_INT_MASK             (SD_INT_DESC_ERR|SD_INT_FIFO_ERR|\
 236                                  SD_INT_COMPLETE)
 237
 238 /* SD_STS */
 239 #define SD_STS_FIFO_READY       0x20    /* FIFO ready */
 240
 241 /* INTCTL and INTSTS */
 242 #define ICH6_INT_ALL_STREAM     0xff       /* all stream interrupts */
 243 #define ICH6_INT_CTRL_EN        0x40000000 /* controller interrupt enable bit */
 244 #define ICH6_INT_GLOBAL_EN      0x80000000 /* global interrupt enable bit */
 245
 246 /* GCTL unsolicited response enable bit */
 247 #define ICH6_GCTL_UREN          (1<<8)
 248
 249 /* GCTL reset bit */
 250 #define ICH6_GCTL_RESET         (1<<0)
 251
 252 /* CORB/RIRB control, read/write pointer */
 253 #define ICH6_RBCTL_DMA_EN       0x02    /* enable DMA */
 254 #define ICH6_RBCTL_IRQ_EN       0x01    /* enable IRQ */
 255 #define ICH6_RBRWP_CLR          0x8000  /* read/write pointer clear */
 256 /* below are so far hardcoded - should read registers in future */
 257 #define ICH6_MAX_CORB_ENTRIES   256
 258 #define ICH6_MAX_RIRB_ENTRIES   256
 259
 260 /* position fix mode */
 261 enum {
 262         POS_FIX_AUTO,
 263         POS_FIX_NONE,
 264         POS_FIX_POSBUF,
 265         POS_FIX_FIFO,
 266 };
 267
 268 /* Defines for ATI HD Audio support in SB450 south bridge */
 269 #define ATI_SB450_HDAUDIO_MISC_CNTR2_ADDR   0x42
 270 #define ATI_SB450_HDAUDIO_ENABLE_SNOOP      0x02
 271
 272 /* Defines for Nvidia HDA support */
 273 #define NVIDIA_HDA_TRANSREG_ADDR      0x4e
 274 #define NVIDIA_HDA_ENABLE_COHBITS     0x0f
 275
 276 /*
 277  */
 278
 279 struct azx_dev {
 280         u32 *bdl;               /* virtual address of the BDL */
 281         dma_addr_t bdl_addr;    /* physical address of the BDL */
 282         u32 *posbuf;            /* position buffer pointer */
 283
 284         unsigned int bufsize;   /* size of the play buffer in bytes */
 285         unsigned int fragsize;  /* size of each period in bytes */
 286         unsigned int frags;     /* number for period in the play buffer */
 287         unsigned int fifo_size; /* FIFO size */
 288
 289         void __iomem *sd_addr;  /* stream descriptor pointer */
 290
 291         u32 sd_int_sta_mask;    /* stream int status mask */
 292
 293         /* pcm support */
 294         struct snd_pcm_substream *substream;    /* assigned substream,
 295                                                  * set in PCM open
 296                                                  */
 297         unsigned int format_val;        /* format value to be set in the
 298                                          * controller and the codec
 299                                          */
 300         unsigned char stream_tag;       /* assigned stream */
 301         unsigned char index;            /* stream index */
 302         /* for sanity check of position buffer */
 303         unsigned int period_intr;
 304
 305         unsigned int opened :1;
 306         unsigned int running :1;
 307 };
 308
 309 /* CORB/RIRB */
 310 struct azx_rb {
 311         u32 *buf;               /* CORB/RIRB buffer
 312                                  * Each CORB entry is 4byte, RIRB is 8byte
 313                                  */
 314         dma_addr_t addr;        /* physical address of CORB/RIRB buffer */
 315         /* for RIRB */
 316         unsigned short rp, wp;  /* read/write pointers */
 317         int cmds;               /* number of pending requests */
 318         u32 res;                /* last read value */
 319 };
 320
 321 struct azx {
 322         struct snd_card *card;
 323         struct pci_dev *pci;
 324
 325         /* chip type specific */
 326         int driver_type;
 327         int playback_streams;
 328         int playback_index_offset;
 329         int capture_streams;
 330         int capture_index_offset;
 331         int num_streams;
 332
 333         /* pci resources */
 334         unsigned long addr;
 335         void __iomem *remap_addr;
 336         int irq;
 337
 338         /* locks */
 339         spinlock_t reg_lock;
 340         struct mutex open_mutex;
 341
 342         /* streams (x num_streams) */
 343         struct azx_dev *azx_dev;
 344
 345         /* PCM */
 346         unsigned int pcm_devs;
 347         struct snd_pcm *pcm[AZX_MAX_PCMS];
 348
 349         /* HD codec */
 350         unsigned short codec_mask;
 351         struct hda_bus *bus;
 352
 353         /* CORB/RIRB */
 354         struct azx_rb corb;
 355         struct azx_rb rirb;
 356
 357         /* BDL, CORB/RIRB and position buffers */
 358         struct snd_dma_buffer bdl;
 359         struct snd_dma_buffer rb;
 360         struct snd_dma_buffer posbuf;
 361
 362         /* flags */
 363         int position_fix;
 364         unsigned int running :1;
 365         unsigned int initialized :1;
 366         unsigned int single_cmd :1;
 367         unsigned int polling_mode :1;
 368         unsigned int msi :1;
 369
 370         /* for debugging */
 371         unsigned int last_cmd;  /* last issued command (to sync) */
 372 };
 373
 374 /* driver types */
 375 enum {
 376         AZX_DRIVER_ICH,
 377         AZX_DRIVER_ATI,
 378         AZX_DRIVER_ATIHDMI,
 379         AZX_DRIVER_VIA,
 380         AZX_DRIVER_SIS,
 381         AZX_DRIVER_ULI,
 382         AZX_DRIVER_NVIDIA,
 383 };
 384
 385 static char *driver_short_names[] __devinitdata = {
 386         [AZX_DRIVER_ICH] = "HDA Intel",
 387         [AZX_DRIVER_ATI] = "HDA ATI SB",
 388         [AZX_DRIVER_ATIHDMI] = "HDA ATI HDMI",
 389         [AZX_DRIVER_VIA] = "HDA VIA VT82xx",
 390         [AZX_DRIVER_SIS] = "HDA SIS966",
 391         [AZX_DRIVER_ULI] = "HDA ULI M5461",
 392         [AZX_DRIVER_NVIDIA] = "HDA NVidia",
 393 };
 394
 395 /*
 396  * macros for easy use
 397  */
 398 #define azx_writel(chip,reg,value) \
 399         writel(value, (chip)->remap_addr + ICH6_REG_##reg)
 400 #define azx_readl(chip,reg) \
 401         readl((chip)->remap_addr + ICH6_REG_##reg)
 402 #define azx_writew(chip,reg,value) \
 403         writew(value, (chip)->remap_addr + ICH6_REG_##reg)
 404 #define azx_readw(chip,reg) \
 405         readw((chip)->remap_addr + ICH6_REG_##reg)
 406 #define azx_writeb(chip,reg,value) \
 407         writeb(value, (chip)->remap_addr + ICH6_REG_##reg)
 408 #define azx_readb(chip,reg) \
 409         readb((chip)->remap_addr + ICH6_REG_##reg)
 410
 411 #define azx_sd_writel(dev,reg,value) \
 412         writel(value, (dev)->sd_addr + ICH6_REG_##reg)
 413 #define azx_sd_readl(dev,reg) \
 414         readl((dev)->sd_addr + ICH6_REG_##reg)
 415 #define azx_sd_writew(dev,reg,value) \
 416         writew(value, (dev)->sd_addr + ICH6_REG_##reg)
 417 #define azx_sd_readw(dev,reg) \
 418         readw((dev)->sd_addr + ICH6_REG_##reg)
 419 #define azx_sd_writeb(dev,reg,value) \
 420         writeb(value, (dev)->sd_addr + ICH6_REG_##reg)
 421 #define azx_sd_readb(dev,reg) \
 422         readb((dev)->sd_addr + ICH6_REG_##reg)
 423
 424 /* for pcm support */
 425 #define get_azx_dev(substream) (substream->runtime->private_data)
 426
 427 /* Get the upper 32bit of the given dma_addr_t
 428  * Compiler should optimize and eliminate the code if dma_addr_t is 32bit
 429  */
 430 #define upper_32bit(addr) (sizeof(addr) > 4 ? (u32)((addr) >> 32) : (u32)0)
 431
 432 static int azx_acquire_irq(struct azx *chip, int do_disconnect);
 433
 434 /*
 435  * Interface for HD codec
 436  */
 437
 438 /*
 439  * CORB / RIRB interface
 440  */
 441 static int azx_alloc_cmd_io(struct azx *chip)
 442 {
 443         int err;
 444
 445         /* single page (at least 4096 bytes) must suffice for both ringbuffes */
 446         err = snd_dma_alloc_pages(SNDRV_DMA_TYPE_DEV,
 447                                   snd_dma_pci_data(chip->pci),
 448                                   PAGE_SIZE, &chip->rb);
 449         if (err < 0) {
 450                 snd_printk(KERN_ERR SFX "cannot allocate CORB/RIRB\n");
 451                 return err;
 452         }
 453         return 0;
 454 }
 455
 456 static void azx_init_cmd_io(struct azx *chip)
 457 {
 458         /* CORB set up */
 459         chip->corb.addr = chip->rb.addr;
 460         chip->corb.buf = (u32 *)chip->rb.area;
 461         azx_writel(chip, CORBLBASE, (u32)chip->corb.addr);
 462         azx_writel(chip, CORBUBASE, upper_32bit(chip->corb.addr));
 463
 464         /* set the corb size to 256 entries (ULI requires explicitly) */
 465         azx_writeb(chip, CORBSIZE, 0x02);
 466         /* set the corb write pointer to 0 */
 467         azx_writew(chip, CORBWP, 0);
 468         /* reset the corb hw read pointer */
 469         azx_writew(chip, CORBRP, ICH6_RBRWP_CLR);
 470         /* enable corb dma */
 471         azx_writeb(chip, CORBCTL, ICH6_RBCTL_DMA_EN);
 472
 473         /* RIRB set up */
 474         chip->rirb.addr = chip->rb.addr + 2048;
 475         chip->rirb.buf = (u32 *)(chip->rb.area + 2048);
 476         azx_writel(chip, RIRBLBASE, (u32)chip->rirb.addr);
 477         azx_writel(chip, RIRBUBASE, upper_32bit(chip->rirb.addr));
 478
 479         /* set the rirb size to 256 entries (ULI requires explicitly) */
 480         azx_writeb(chip, RIRBSIZE, 0x02);
 481         /* reset the rirb hw write pointer */
 482         azx_writew(chip, RIRBWP, ICH6_RBRWP_CLR);
 483         /* set N=1, get RIRB response interrupt for new entry */
 484         azx_writew(chip, RINTCNT, 1);
 485         /* enable rirb dma and response irq */
 486         azx_writeb(chip, RIRBCTL, ICH6_RBCTL_DMA_EN | ICH6_RBCTL_IRQ_EN);
 487         chip->rirb.rp = chip->rirb.cmds = 0;
 488 }
 489
 490 static void azx_free_cmd_io(struct azx *chip)
 491 {
 492         /* disable ringbuffer DMAs */
 493         azx_writeb(chip, RIRBCTL, 0);
 494         azx_writeb(chip, CORBCTL, 0);
 495 }
 496
 497 /* send a command */
 498 static int azx_corb_send_cmd(struct hda_codec *codec, u32 val)
 499 {
 500         struct azx *chip = codec->bus->private_data;
 501         unsigned int wp;
 502
 503         /* add command to corb */
 504         wp = azx_readb(chip, CORBWP);
 505         wp++;
 506         wp %= ICH6_MAX_CORB_ENTRIES;
 507
 508         spin_lock_irq(&chip->reg_lock);
 509         chip->rirb.cmds++;
 510         chip->corb.buf[wp] = cpu_to_le32(val);
 511         azx_writel(chip, CORBWP, wp);
 512         spin_unlock_irq(&chip->reg_lock);
 513
 514         return 0;
 515 }
 516
 517 #define ICH6_RIRB_EX_UNSOL_EV   (1<<4)
 518
 519 /* retrieve RIRB entry - called from interrupt handler */
 520 static void azx_update_rirb(struct azx *chip)
 521 {
 522         unsigned int rp, wp;
 523         u32 res, res_ex;
 524
 525         wp = azx_readb(chip, RIRBWP);
 526         if (wp == chip->rirb.wp)
 527                 return;
 528         chip->rirb.wp = wp;
 529
 530         while (chip->rirb.rp != wp) {
 531                 chip->rirb.rp++;
 532                 chip->rirb.rp %= ICH6_MAX_RIRB_ENTRIES;
 533
 534                 rp = chip->rirb.rp << 1; /* an RIRB entry is 8-bytes */
 535                 res_ex = le32_to_cpu(chip->rirb.buf[rp + 1]);
 536                 res = le32_to_cpu(chip->rirb.buf[rp]);
 537                 if (res_ex & ICH6_RIRB_EX_UNSOL_EV)
 538                         snd_hda_queue_unsol_event(chip->bus, res, res_ex);
 539                 else if (chip->rirb.cmds) {
 540                         chip->rirb.cmds--;
 541                         chip->rirb.res = res;
 542                 }
 543         }
 544 }
 545
 546 /* receive a response */
 547 static unsigned int azx_rirb_get_response(struct hda_codec *codec)
 548 {
 549         struct azx *chip = codec->bus->private_data;
 550         unsigned long timeout;
 551
 552  again:
 553         timeout = jiffies + msecs_to_jiffies(1000);
 554         for (;;) {
 555                 if (chip->polling_mode) {
 556                         spin_lock_irq(&chip->reg_lock);
 557                         azx_update_rirb(chip);
 558                         spin_unlock_irq(&chip->reg_lock);
 559                 }
 560                 if (!chip->rirb.cmds)
 561                         return chip->rirb.res; /* the last value */
 562                 if (time_after(jiffies, timeout))
 563                         break;
 564                 if (codec->bus->needs_damn_long_delay)
 565                         msleep(2); /* temporary workaround */
 566                 else {
 567                         udelay(10);
 568                         cond_resched();
 569                 }
 570         }
 571
 572         if (chip->msi) {
 573                 snd_printk(KERN_WARNING "hda_intel: No response from codec, "
 574                            "disabling MSI: last cmd=0x%08x\n", chip->last_cmd);
 575                 free_irq(chip->irq, chip);
 576                 chip->irq = -1;
 577                 pci_disable_msi(chip->pci);
 578                 chip->msi = 0;
 579                 if (azx_acquire_irq(chip, 1) < 0)
 580                         return -1;
 581                 goto again;
 582         }
 583
 584         if (!chip->polling_mode) {
 585                 snd_printk(KERN_WARNING "hda_intel: azx_get_response timeout, "
 586                            "switching to polling mode: last cmd=0x%08x\n",
 587                            chip->last_cmd);
 588                 chip->polling_mode = 1;
 589                 goto again;
 590         }
 591
 592         snd_printk(KERN_ERR "hda_intel: azx_get_response timeout, "
 593                    "switching to single_cmd mode: last cmd=0x%08x\n",
 594                    chip->last_cmd);
 595         chip->rirb.rp = azx_readb(chip, RIRBWP);
 596         chip->rirb.cmds = 0;
 597         /* switch to single_cmd mode */
 598         chip->single_cmd = 1;
 599         azx_free_cmd_io(chip);
 600         return -1;
 601 }
 602
 603 /*
 604  * Use the single immediate command instead of CORB/RIRB for simplicity
 605  *
 606  * Note: according to Intel, this is not preferred use.  The command was
 607  *       intended for the BIOS only, and may get confused with unsolicited
 608  *       responses.  So, we shouldn't use it for normal operation from the
 609  *       driver.
 610  *       I left the codes, however, for debugging/testing purposes.
 611  */
 612
 613 /* send a command */
 614 static int azx_single_send_cmd(struct hda_codec *codec, u32 val)
 615 {
 616         struct azx *chip = codec->bus->private_data;
 617         int timeout = 50;
 618
 619         while (timeout--) {
 620                 /* check ICB busy bit */
 621                 if (!((azx_readw(chip, IRS) & ICH6_IRS_BUSY))) {
 622                         /* Clear IRV valid bit */
 623                         azx_writew(chip, IRS, azx_readw(chip, IRS) |
 624                                    ICH6_IRS_VALID);
 625                         azx_writel(chip, IC, val);
 626                         azx_writew(chip, IRS, azx_readw(chip, IRS) |
 627                                    ICH6_IRS_BUSY);
 628                         return 0;
 629                 }
 630                 udelay(1);
 631         }
 632         if (printk_ratelimit())
 633                 snd_printd(SFX "send_cmd timeout: IRS=0x%x, val=0x%x\n",
 634                            azx_readw(chip, IRS), val);
 635         return -EIO;
 636 }
 637
 638 /* receive a response */
 639 static unsigned int azx_single_get_response(struct hda_codec *codec)
 640 {
 641         struct azx *chip = codec->bus->private_data;
 642         int timeout = 50;
 643
 644         while (timeout--) {
 645                 /* check IRV busy bit */
 646                 if (azx_readw(chip, IRS) & ICH6_IRS_VALID)
 647                         return azx_readl(chip, IR);
 648                 udelay(1);
 649         }
 650         if (printk_ratelimit())
 651                 snd_printd(SFX "get_response timeout: IRS=0x%x\n",
 652                            azx_readw(chip, IRS));
 653         return (unsigned int)-1;
 654 }
 655
 656 /*
 657  * The below are the main callbacks from hda_codec.
 658  *
 659  * They are just the skeleton to call sub-callbacks according to the
 660  * current setting of chip->single_cmd.
 661  */
 662
 663 /* send a command */
 664 static int azx_send_cmd(struct hda_codec *codec, hda_nid_t nid,
 665                         int direct, unsigned int verb,
 666                         unsigned int para)
 667 {
 668         struct azx *chip = codec->bus->private_data;
 669         u32 val;
 670
 671         val = (u32)(codec->addr & 0x0f) << 28;
 672         val |= (u32)direct << 27;
 673         val |= (u32)nid << 20;
 674         val |= verb << 8;
 675         val |= para;
 676         chip->last_cmd = val;
 677
 678         if (chip->single_cmd)
 679                 return azx_single_send_cmd(codec, val);
 680         else
 681                 return azx_corb_send_cmd(codec, val);
 682 }
 683
 684 /* get a response */
 685 static unsigned int azx_get_response(struct hda_codec *codec)
 686 {
 687         struct azx *chip = codec->bus->private_data;
 688         if (chip->single_cmd)
 689                 return azx_single_get_response(codec);
 690         else
 691                 return azx_rirb_get_response(codec);
 692 }
 693
 694 #ifdef CONFIG_SND_HDA_POWER_SAVE
 695 static void azx_power_notify(struct hda_codec *codec);
 696 #endif
 697
 698 /* reset codec link */
 699 static int azx_reset(struct azx *chip)
 700 {
 701         int count;
 702
 703         /* clear STATESTS */
 704         azx_writeb(chip, STATESTS, STATESTS_INT_MASK);
 705
 706         /* reset controller */
 707         azx_writel(chip, GCTL, azx_readl(chip, GCTL) & ~ICH6_GCTL_RESET);
 708
 709         count = 50;
 710         while (azx_readb(chip, GCTL) && --count)
 711                 msleep(1);
 712
 713         /* delay for >= 100us for codec PLL to settle per spec
 714          * Rev 0.9 section 5.5.1
 715          */
 716         msleep(1);
 717
 718         /* Bring controller out of reset */
 719         azx_writeb(chip, GCTL, azx_readb(chip, GCTL) | ICH6_GCTL_RESET);
 720
 721         count = 50;
 722         while (!azx_readb(chip, GCTL) && --count)
 723                 msleep(1);
 724
 725         /* Brent Chartrand said to wait >= 540us for codecs to initialize */
 726         msleep(1);
 727
 728         /* check to see if controller is ready */
 729         if (!azx_readb(chip, GCTL)) {
 730                 snd_printd("azx_reset: controller not ready!\n");
 731                 return -EBUSY;
 732         }
 733
 734         /* Accept unsolicited responses */
 735         azx_writel(chip, GCTL, azx_readl(chip, GCTL) | ICH6_GCTL_UREN);
 736
 737         /* detect codecs */
 738         if (!chip->codec_mask) {
 739                 chip->codec_mask = azx_readw(chip, STATESTS);
 740                 snd_printdd("codec_mask = 0x%x\n", chip->codec_mask);
 741         }
 742
 743         return 0;
 744 }
 745
 746
 747 /*
 748  * Lowlevel interface
 749  */
 750
 751 /* enable interrupts */
 752 static void azx_int_enable(struct azx *chip)
 753 {
 754         /* enable controller CIE and GIE */
 755         azx_writel(chip, INTCTL, azx_readl(chip, INTCTL) |
 756                    ICH6_INT_CTRL_EN | ICH6_INT_GLOBAL_EN);
 757 }
 758
 759 /* disable interrupts */
 760 static void azx_int_disable(struct azx *chip)
 761 {
 762         int i;
 763
 764         /* disable interrupts in stream descriptor */
 765         for (i = 0; i < chip->num_streams; i++) {
 766                 struct azx_dev *azx_dev = &chip->azx_dev[i];
 767                 azx_sd_writeb(azx_dev, SD_CTL,
 768                               azx_sd_readb(azx_dev, SD_CTL) & ~SD_INT_MASK);
 769         }
 770
 771         /* disable SIE for all streams */
 772         azx_writeb(chip, INTCTL, 0);
 773
 774         /* disable controller CIE and GIE */
 775         azx_writel(chip, INTCTL, azx_readl(chip, INTCTL) &
 776                    ~(ICH6_INT_CTRL_EN | ICH6_INT_GLOBAL_EN));
 777 }
 778
 779 /* clear interrupts */
 780 static void azx_int_clear(struct azx *chip)
 781 {
 782         int i;
 783
 784         /* clear stream status */
 785         for (i = 0; i < chip->num_streams; i++) {
 786                 struct azx_dev *azx_dev = &chip->azx_dev[i];
 787                 azx_sd_writeb(azx_dev, SD_STS, SD_INT_MASK);
 788         }
 789
 790         /* clear STATESTS */
 791         azx_writeb(chip, STATESTS, STATESTS_INT_MASK);
 792
 793         /* clear rirb status */
 794         azx_writeb(chip, RIRBSTS, RIRB_INT_MASK);
 795
 796         /* clear int status */
 797         azx_writel(chip, INTSTS, ICH6_INT_CTRL_EN | ICH6_INT_ALL_STREAM);
 798 }
 799
 800 /* start a stream */
 801 static void azx_stream_start(struct azx *chip, struct azx_dev *azx_dev)
 802 {
 803         /* enable SIE */
 804         azx_writeb(chip, INTCTL,
 805                    azx_readb(chip, INTCTL) | (1 << azx_dev->index));
 806         /* set DMA start and interrupt mask */
 807         azx_sd_writeb(azx_dev, SD_CTL, azx_sd_readb(azx_dev, SD_CTL) |
 808                       SD_CTL_DMA_START | SD_INT_MASK);
 809 }
 810
 811 /* stop a stream */
 812 static void azx_stream_stop(struct azx *chip, struct azx_dev *azx_dev)
 813 {
 814         /* stop DMA */
 815         azx_sd_writeb(azx_dev, SD_CTL, azx_sd_readb(azx_dev, SD_CTL) &
 816                       ~(SD_CTL_DMA_START | SD_INT_MASK));
 817         azx_sd_writeb(azx_dev, SD_STS, SD_INT_MASK); /* to be sure */
 818         /* disable SIE */
 819         azx_writeb(chip, INTCTL,
 820                    azx_readb(chip, INTCTL) & ~(1 << azx_dev->index));
 821 }
 822
 823
 824 /*
 825  * reset and start the controller registers
 826  */
 827 static void azx_init_chip(struct azx *chip)
 828 {
 829         if (chip->initialized)
 830                 return;
 831
 832         /* reset controller */
 833         azx_reset(chip);
 834
 835         /* initialize interrupts */
 836         azx_int_clear(chip);
 837         azx_int_enable(chip);
 838
 839         /* initialize the codec command I/O */
 840         if (!chip->single_cmd)
 841                 azx_init_cmd_io(chip);
 842
 843         /* program the position buffer */
 844         azx_writel(chip, DPLBASE, (u32)chip->posbuf.addr);
 845         azx_writel(chip, DPUBASE, upper_32bit(chip->posbuf.addr));
 846
 847         chip->initialized = 1;
 848 }
 849
 850 /*
 851  * initialize the PCI registers
 852  */
 853 /* update bits in a PCI register byte */
 854 static void update_pci_byte(struct pci_dev *pci, unsigned int reg,
 855                             unsigned char mask, unsigned char val)
 856 {
 857         unsigned char data;
 858
 859         pci_read_config_byte(pci, reg, &data);
 860         data &= ~mask;
 861         data |= (val & mask);
 862         pci_write_config_byte(pci, reg, data);
 863 }
 864
 865 static void azx_init_pci(struct azx *chip)
 866 {
 867         /* Clear bits 0-2 of PCI register TCSEL (at offset 0x44)
 868          * TCSEL == Traffic Class Select Register, which sets PCI express QOS
 869          * Ensuring these bits are 0 clears playback static on some HD Audio
 870          * codecs
 871          */
 872         update_pci_byte(chip->pci, ICH6_PCIREG_TCSEL, 0x07, 0);
 873
 874         switch (chip->driver_type) {
 875         case AZX_DRIVER_ATI:
 876                 /* For ATI SB450 azalia HD audio, we need to enable snoop */
 877                 update_pci_byte(chip->pci,
 878                                 ATI_SB450_HDAUDIO_MISC_CNTR2_ADDR,
 879                                 0x07, ATI_SB450_HDAUDIO_ENABLE_SNOOP);
 880                 break;
 881         case AZX_DRIVER_NVIDIA:
 882                 /* For NVIDIA HDA, enable snoop */
 883                 update_pci_byte(chip->pci,
 884                                 NVIDIA_HDA_TRANSREG_ADDR,
 885                                 0x0f, NVIDIA_HDA_ENABLE_COHBITS);
 886                 break;
 887         }
 888 }
 889
 890
 891 /*
 892  * interrupt handler
 893  */
 894 static irqreturn_t azx_interrupt(int irq, void *dev_id)
 895 {
 896         struct azx *chip = dev_id;
 897         struct azx_dev *azx_dev;
 898         u32 status;
 899         int i;
 900
 901         spin_lock(&chip->reg_lock);
 902
 903         status = azx_readl(chip, INTSTS);
 904         if (status == 0) {
 905                 spin_unlock(&chip->reg_lock);
 906                 return IRQ_NONE;
 907         }
 908
 909         for (i = 0; i < chip->num_streams; i++) {
 910                 azx_dev = &chip->azx_dev[i];
 911                 if (status & azx_dev->sd_int_sta_mask) {
 912                         azx_sd_writeb(azx_dev, SD_STS, SD_INT_MASK);
 913                         if (azx_dev->substream && azx_dev->running) {
 914                                 azx_dev->period_intr++;
 915                                 spin_unlock(&chip->reg_lock);
 916                                 snd_pcm_period_elapsed(azx_dev->substream);
 917                                 spin_lock(&chip->reg_lock);
 918                         }
 919                 }
 920         }
 921
 922         /* clear rirb int */
 923         status = azx_readb(chip, RIRBSTS);
 924         if (status & RIRB_INT_MASK) {
 925                 if (!chip->single_cmd && (status & RIRB_INT_RESPONSE))
 926                         azx_update_rirb(chip);
 927                 azx_writeb(chip, RIRBSTS, RIRB_INT_MASK);
 928         }
 929
 930 #if 0
 931         /* clear state status int */
 932         if (azx_readb(chip, STATESTS) & 0x04)
 933                 azx_writeb(chip, STATESTS, 0x04);
 934 #endif
 935         spin_unlock(&chip->reg_lock);
 936
 937         return IRQ_HANDLED;
 938 }
 939
 940
 941 /*
 942  * set up BDL entries
 943  */
 944 static void azx_setup_periods(struct azx_dev *azx_dev)
 945 {
 946         u32 *bdl = azx_dev->bdl;
 947         dma_addr_t dma_addr = azx_dev->substream->runtime->dma_addr;
 948         int idx;
 949
 950         /* reset BDL address */
 951         azx_sd_writel(azx_dev, SD_BDLPL, 0);
 952         azx_sd_writel(azx_dev, SD_BDLPU, 0);
 953
 954         /* program the initial BDL entries */
 955         for (idx = 0; idx < azx_dev->frags; idx++) {
 956                 unsigned int off = idx << 2; /* 4 dword step */
 957                 dma_addr_t addr = dma_addr + idx * azx_dev->fragsize;
 958                 /* program the address field of the BDL entry */
 959                 bdl[off] = cpu_to_le32((u32)addr);
 960                 bdl[off+1] = cpu_to_le32(upper_32bit(addr));
 961
 962                 /* program the size field of the BDL entry */
 963                 bdl[off+2] = cpu_to_le32(azx_dev->fragsize);
 964
 965                 /* program the IOC to enable interrupt when buffer completes */
 966                 bdl[off+3] = cpu_to_le32(0x01);
 967         }
 968 }
 969
 970 /*
 971  * set up the SD for streaming
 972  */
 973 static int azx_setup_controller(struct azx *chip, struct azx_dev *azx_dev)
 974 {
 975         unsigned char val;
 976         int timeout;
 977
 978         /* make sure the run bit is zero for SD */
 979         azx_sd_writeb(azx_dev, SD_CTL, azx_sd_readb(azx_dev, SD_CTL) &
 980                       ~SD_CTL_DMA_START);
 981         /* reset stream */
 982         azx_sd_writeb(azx_dev, SD_CTL, azx_sd_readb(azx_dev, SD_CTL) |
 983                       SD_CTL_STREAM_RESET);
 984         udelay(3);
 985         timeout = 300;
 986         while (!((val = azx_sd_readb(azx_dev, SD_CTL)) & SD_CTL_STREAM_RESET) &&
 987                --timeout)
 988                 ;
 989         val &= ~SD_CTL_STREAM_RESET;
 990         azx_sd_writeb(azx_dev, SD_CTL, val);
 991         udelay(3);
 992
 993         timeout = 300;
 994         /* waiting for hardware to report that the stream is out of reset */
 995         while (((val = azx_sd_readb(azx_dev, SD_CTL)) & SD_CTL_STREAM_RESET) &&
 996                --timeout)
 997                 ;
 998
 999         /* program the stream_tag */
1000         azx_sd_writel(azx_dev, SD_CTL,
1001                       (azx_sd_readl(azx_dev, SD_CTL) & ~SD_CTL_STREAM_TAG_MASK)|
1002                       (azx_dev->stream_tag << SD_CTL_STREAM_TAG_SHIFT));
1003
1004         /* program the length of samples in cyclic buffer */
1005         azx_sd_writel(azx_dev, SD_CBL, azx_dev->bufsize);
1006
1007         /* program the stream format */
1008         /* this value needs to be the same as the one programmed */
1009         azx_sd_writew(azx_dev, SD_FORMAT, azx_dev->format_val);
1010
1011         /* program the stream LVI (last valid index) of the BDL */
1012         azx_sd_writew(azx_dev, SD_LVI, azx_dev->frags - 1);
1013
1014         /* program the BDL address */
1015         /* lower BDL address */
1016         azx_sd_writel(azx_dev, SD_BDLPL, (u32)azx_dev->bdl_addr);
1017         /* upper BDL address */
1018         azx_sd_writel(azx_dev, SD_BDLPU, upper_32bit(azx_dev->bdl_addr));
1019
1020         /* enable the position buffer */
1021         if (!(azx_readl(chip, DPLBASE) & ICH6_DPLBASE_ENABLE))
1022                 azx_writel(chip, DPLBASE,
1023                            (u32)chip->posbuf.addr |ICH6_DPLBASE_ENABLE);
1024
1025         /* set the interrupt enable bits in the descriptor control register */
1026         azx_sd_writel(azx_dev, SD_CTL,
1027                       azx_sd_readl(azx_dev, SD_CTL) | SD_INT_MASK);
1028
1029         return 0;
1030 }
1031
1032
1033 /*
1034  * Codec initialization
1035  */
1036
1037 static unsigned int azx_max_codecs[] __devinitdata = {
1038         [AZX_DRIVER_ICH] = 3,
1039         [AZX_DRIVER_ATI] = 4,
1040         [AZX_DRIVER_ATIHDMI] = 4,
1041         [AZX_DRIVER_VIA] = 3,           /* FIXME: correct? */
1042         [AZX_DRIVER_SIS] = 3,           /* FIXME: correct? */
1043         [AZX_DRIVER_ULI] = 3,           /* FIXME: correct? */
1044         [AZX_DRIVER_NVIDIA] = 3,        /* FIXME: correct? */
1045 };
1046
1047 static int __devinit azx_codec_create(struct azx *chip, const char *model,
1048                                       unsigned int codec_probe_mask)
1049 {
1050         struct hda_bus_template bus_temp;
1051         int c, codecs, audio_codecs, err;
1052
1053         memset(&bus_temp, 0, sizeof(bus_temp));
1054         bus_temp.private_data = chip;
1055         bus_temp.modelname = model;
1056         bus_temp.pci = chip->pci;
1057         bus_temp.ops.command = azx_send_cmd;
1058         bus_temp.ops.get_response = azx_get_response;
1059 #ifdef CONFIG_SND_HDA_POWER_SAVE
1060         bus_temp.ops.pm_notify = azx_power_notify;
1061 #endif
1062
1063         err = snd_hda_bus_new(chip->card, &bus_temp, &chip->bus);
1064         if (err < 0)
1065                 return err;
1066
1067         codecs = audio_codecs = 0;
1068         for (c = 0; c < AZX_MAX_CODECS; c++) {
1069                 if ((chip->codec_mask & (1 << c)) & codec_probe_mask) {
1070                         struct hda_codec *codec;
1071                         err = snd_hda_codec_new(chip->bus, c, &codec);
1072                         if (err < 0)
1073                                 continue;
1074                         codecs++;
1075                         if (codec->afg)
1076                                 audio_codecs++;
1077                 }
1078         }
1079         if (!audio_codecs) {
1080                 /* probe additional slots if no codec is found */
1081                 for (; c < azx_max_codecs[chip->driver_type]; c++) {
1082                         if ((chip->codec_mask & (1 << c)) & codec_probe_mask) {
1083                                 err = snd_hda_codec_new(chip->bus, c, NULL);
1084                                 if (err < 0)
1085                                         continue;
1086                                 codecs++;
1087                         }
1088                 }
1089         }
1090         if (!codecs) {
1091                 snd_printk(KERN_ERR SFX "no codecs initialized\n");
1092                 return -ENXIO;
1093         }
1094
1095         return 0;
1096 }
1097
1098
1099 /*
1100  * PCM support
1101  */
1102
1103 /* assign a stream for the PCM */
1104 static inline struct azx_dev *azx_assign_device(struct azx *chip, int stream)
1105 {
1106         int dev, i, nums;
1107         if (stream == SNDRV_PCM_STREAM_PLAYBACK) {
1108                 dev = chip->playback_index_offset;
1109                 nums = chip->playback_streams;
1110         } else {
1111                 dev = chip->capture_index_offset;
1112                 nums = chip->capture_streams;
1113         }
1114         for (i = 0; i < nums; i++, dev++)
1115                 if (!chip->azx_dev[dev].opened) {
1116                         chip->azx_dev[dev].opened = 1;
1117                         return &chip->azx_dev[dev];
1118                 }
1119         return NULL;
1120 }
1121
1122 /* release the assigned stream */
1123 static inline void azx_release_device(struct azx_dev *azx_dev)
1124 {
1125         azx_dev->opened = 0;
1126 }
1127
1128 static struct snd_pcm_hardware azx_pcm_hw = {
1129         .info =                 (SNDRV_PCM_INFO_MMAP |
1130                                  SNDRV_PCM_INFO_INTERLEAVED |
1131                                  SNDRV_PCM_INFO_BLOCK_TRANSFER |
1132                                  SNDRV_PCM_INFO_MMAP_VALID |
1133                                  /* No full-resume yet implemented */
1134                                  /* SNDRV_PCM_INFO_RESUME |*/
1135                                  SNDRV_PCM_INFO_PAUSE),
1136         .formats =              SNDRV_PCM_FMTBIT_S16_LE,
1137         .rates =                SNDRV_PCM_RATE_48000,
1138         .rate_min =             48000,
1139         .rate_max =             48000,
1140         .channels_min =         2,
1141         .channels_max =         2,
1142         .buffer_bytes_max =     AZX_MAX_BUF_SIZE,
1143         .period_bytes_min =     128,
1144         .period_bytes_max =     AZX_MAX_BUF_SIZE / 2,
1145         .periods_min =          2,
1146         .periods_max =          AZX_MAX_FRAG,
1147         .fifo_size =            0,
1148 };
1149
1150 struct azx_pcm {
1151         struct azx *chip;
1152         struct hda_codec *codec;
1153         struct hda_pcm_stream *hinfo[2];
1154 };
1155
1156 static int azx_pcm_open(struct snd_pcm_substream *substream)
1157 {
1158         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1159         struct hda_pcm_stream *hinfo = apcm->hinfo[substream->stream];
1160         struct azx *chip = apcm->chip;
1161         struct azx_dev *azx_dev;
1162         struct snd_pcm_runtime *runtime = substream->runtime;
1163         unsigned long flags;
1164         int err;
1165
1166         mutex_lock(&chip->open_mutex);
1167         azx_dev = azx_assign_device(chip, substream->stream);
1168         if (azx_dev == NULL) {
1169                 mutex_unlock(&chip->open_mutex);
1170                 return -EBUSY;
1171         }
1172         runtime->hw = azx_pcm_hw;
1173         runtime->hw.channels_min = hinfo->channels_min;
1174         runtime->hw.channels_max = hinfo->channels_max;
1175         runtime->hw.formats = hinfo->formats;
1176         runtime->hw.rates = hinfo->rates;
1177         snd_pcm_limit_hw_rates(runtime);
1178         snd_pcm_hw_constraint_integer(runtime, SNDRV_PCM_HW_PARAM_PERIODS);
1179         snd_pcm_hw_constraint_step(runtime, 0, SNDRV_PCM_HW_PARAM_BUFFER_BYTES,
1180                                    128);
1181         snd_pcm_hw_constraint_step(runtime, 0, SNDRV_PCM_HW_PARAM_PERIOD_BYTES,
1182                                    128);
1183         snd_hda_power_up(apcm->codec);
1184         err = hinfo->ops.open(hinfo, apcm->codec, substream);
1185         if (err < 0) {
1186                 azx_release_device(azx_dev);
1187                 snd_hda_power_down(apcm->codec);
1188                 mutex_unlock(&chip->open_mutex);
1189                 return err;
1190         }
1191         spin_lock_irqsave(&chip->reg_lock, flags);
1192         azx_dev->substream = substream;
1193         azx_dev->running = 0;
1194         spin_unlock_irqrestore(&chip->reg_lock, flags);
1195
1196         runtime->private_data = azx_dev;
1197         mutex_unlock(&chip->open_mutex);
1198         return 0;
1199 }
1200
1201 static int azx_pcm_close(struct snd_pcm_substream *substream)
1202 {
1203         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1204         struct hda_pcm_stream *hinfo = apcm->hinfo[substream->stream];
1205         struct azx *chip = apcm->chip;
1206         struct azx_dev *azx_dev = get_azx_dev(substream);
1207         unsigned long flags;
1208
1209         mutex_lock(&chip->open_mutex);
1210         spin_lock_irqsave(&chip->reg_lock, flags);
1211         azx_dev->substream = NULL;
1212         azx_dev->running = 0;
1213         spin_unlock_irqrestore(&chip->reg_lock, flags);
1214         azx_release_device(azx_dev);
1215         hinfo->ops.close(hinfo, apcm->codec, substream);
1216         snd_hda_power_down(apcm->codec);
1217         mutex_unlock(&chip->open_mutex);
1218         return 0;
1219 }
1220
1221 static int azx_pcm_hw_params(struct snd_pcm_substream *substream,
1222                              struct snd_pcm_hw_params *hw_params)
1223 {
1224         return snd_pcm_lib_malloc_pages(substream,
1225                                         params_buffer_bytes(hw_params));
1226 }
1227
1228 static int azx_pcm_hw_free(struct snd_pcm_substream *substream)
1229 {
1230         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1231         struct azx_dev *azx_dev = get_azx_dev(substream);
1232         struct hda_pcm_stream *hinfo = apcm->hinfo[substream->stream];
1233
1234         /* reset BDL address */
1235         azx_sd_writel(azx_dev, SD_BDLPL, 0);
1236         azx_sd_writel(azx_dev, SD_BDLPU, 0);
1237         azx_sd_writel(azx_dev, SD_CTL, 0);
1238
1239         hinfo->ops.cleanup(hinfo, apcm->codec, substream);
1240
1241         return snd_pcm_lib_free_pages(substream);
1242 }
1243
1244 static int azx_pcm_prepare(struct snd_pcm_substream *substream)
1245 {
1246         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1247         struct azx *chip = apcm->chip;
1248         struct azx_dev *azx_dev = get_azx_dev(substream);
1249         struct hda_pcm_stream *hinfo = apcm->hinfo[substream->stream];
1250         struct snd_pcm_runtime *runtime = substream->runtime;
1251
1252         azx_dev->bufsize = snd_pcm_lib_buffer_bytes(substream);
1253         azx_dev->fragsize = snd_pcm_lib_period_bytes(substream);
1254         azx_dev->frags = azx_dev->bufsize / azx_dev->fragsize;
1255         azx_dev->format_val = snd_hda_calc_stream_format(runtime->rate,
1256                                                          runtime->channels,
1257                                                          runtime->format,
1258                                                          hinfo->maxbps);
1259         if (!azx_dev->format_val) {
1260                 snd_printk(KERN_ERR SFX
1261                            "invalid format_val, rate=%d, ch=%d, format=%d\n",
1262                            runtime->rate, runtime->channels, runtime->format);
1263                 return -EINVAL;
1264         }
1265
1266         snd_printdd("azx_pcm_prepare: bufsize=0x%x, fragsize=0x%x, "
1267                     "format=0x%x\n",
1268                     azx_dev->bufsize, azx_dev->fragsize, azx_dev->format_val);
1269         azx_setup_periods(azx_dev);
1270         azx_setup_controller(chip, azx_dev);
1271         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
1272                 azx_dev->fifo_size = azx_sd_readw(azx_dev, SD_FIFOSIZE) + 1;
1273         else
1274                 azx_dev->fifo_size = 0;
1275
1276         return hinfo->ops.prepare(hinfo, apcm->codec, azx_dev->stream_tag,
1277                                   azx_dev->format_val, substream);
1278 }
1279
1280 static int azx_pcm_trigger(struct snd_pcm_substream *substream, int cmd)
1281 {
1282         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1283         struct azx_dev *azx_dev = get_azx_dev(substream);
1284         struct azx *chip = apcm->chip;
1285         int err = 0;
1286
1287         spin_lock(&chip->reg_lock);
1288         switch (cmd) {
1289         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
1290         case SNDRV_PCM_TRIGGER_RESUME:
1291         case SNDRV_PCM_TRIGGER_START:
1292                 azx_stream_start(chip, azx_dev);
1293                 azx_dev->running = 1;
1294                 break;
1295         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
1296         case SNDRV_PCM_TRIGGER_SUSPEND:
1297         case SNDRV_PCM_TRIGGER_STOP:
1298                 azx_stream_stop(chip, azx_dev);
1299                 azx_dev->running = 0;
1300                 break;
1301         default:
1302                 err = -EINVAL;
1303         }
1304         spin_unlock(&chip->reg_lock);
1305         if (cmd == SNDRV_PCM_TRIGGER_PAUSE_PUSH ||
1306             cmd == SNDRV_PCM_TRIGGER_SUSPEND ||
1307             cmd == SNDRV_PCM_TRIGGER_STOP) {
1308                 int timeout = 5000;
1309                 while ((azx_sd_readb(azx_dev, SD_CTL) & SD_CTL_DMA_START) &&
1310                        --timeout)
1311                         ;
1312         }
1313         return err;
1314 }
1315
1316 static snd_pcm_uframes_t azx_pcm_pointer(struct snd_pcm_substream *substream)
1317 {
1318         struct azx_pcm *apcm = snd_pcm_substream_chip(substream);
1319         struct azx *chip = apcm->chip;
1320         struct azx_dev *azx_dev = get_azx_dev(substream);
1321         unsigned int pos;
1322
1323         if (chip->position_fix == POS_FIX_POSBUF ||
1324             chip->position_fix == POS_FIX_AUTO) {
1325                 /* use the position buffer */
1326                 pos = le32_to_cpu(*azx_dev->posbuf);
1327                 if (chip->position_fix == POS_FIX_AUTO &&
1328                     azx_dev->period_intr == 1 && !pos) {
1329                         printk(KERN_WARNING
1330                                "hda-intel: Invalid position buffer, "
1331                                "using LPIB read method instead.\n");
1332                         chip->position_fix = POS_FIX_NONE;
1333                         goto read_lpib;
1334                 }
1335         } else {
1336         read_lpib:
1337                 /* read LPIB */
1338                 pos = azx_sd_readl(azx_dev, SD_LPIB);
1339                 if (chip->position_fix == POS_FIX_FIFO)
1340                         pos += azx_dev->fifo_size;
1341         }
1342         if (pos >= azx_dev->bufsize)
1343                 pos = 0;
1344         return bytes_to_frames(substream->runtime, pos);
1345 }
1346
1347 static struct snd_pcm_ops azx_pcm_ops = {
1348         .open = azx_pcm_open,
1349         .close = azx_pcm_close,
1350         .ioctl = snd_pcm_lib_ioctl,
1351         .hw_params = azx_pcm_hw_params,
1352         .hw_free = azx_pcm_hw_free,
1353         .prepare = azx_pcm_prepare,
1354         .trigger = azx_pcm_trigger,
1355         .pointer = azx_pcm_pointer,
1356 };
1357
1358 static void azx_pcm_free(struct snd_pcm *pcm)
1359 {
1360         kfree(pcm->private_data);
1361 }
1362
1363 static int __devinit create_codec_pcm(struct azx *chip, struct hda_codec *codec,
1364                                       struct hda_pcm *cpcm, int pcm_dev)
1365 {
1366         int err;
1367         struct snd_pcm *pcm;
1368         struct azx_pcm *apcm;
1369
1370         /* if no substreams are defined for both playback and capture,
1371          * it's just a placeholder.  ignore it.
1372          */
1373         if (!cpcm->stream[0].substreams && !cpcm->stream[1].substreams)
1374                 return 0;
1375
1376         snd_assert(cpcm->name, return -EINVAL);
1377
1378         err = snd_pcm_new(chip->card, cpcm->name, pcm_dev,
1379                           cpcm->stream[0].substreams,
1380                           cpcm->stream[1].substreams,
1381                           &pcm);
1382         if (err < 0)
1383                 return err;
1384         strcpy(pcm->name, cpcm->name);
1385         apcm = kmalloc(sizeof(*apcm), GFP_KERNEL);
1386         if (apcm == NULL)
1387                 return -ENOMEM;
1388         apcm->chip = chip;
1389         apcm->codec = codec;
1390         apcm->hinfo[0] = &cpcm->stream[0];
1391         apcm->hinfo[1] = &cpcm->stream[1];
1392         pcm->private_data = apcm;
1393         pcm->private_free = azx_pcm_free;
1394         if (cpcm->stream[0].substreams)
1395                 snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_PLAYBACK, &azx_pcm_ops);
1396         if (cpcm->stream[1].substreams)
1397                 snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_CAPTURE, &azx_pcm_ops);
1398         snd_pcm_lib_preallocate_pages_for_all(pcm, SNDRV_DMA_TYPE_DEV,
1399                                               snd_dma_pci_data(chip->pci),
1400                                               1024 * 64, 1024 * 1024);
1401         chip->pcm[pcm_dev] = pcm;
1402         if (chip->pcm_devs < pcm_dev + 1)
1403                 chip->pcm_devs = pcm_dev + 1;
1404
1405         return 0;
1406 }
1407
1408 static int __devinit azx_pcm_create(struct azx *chip)
1409 {
1410         struct hda_codec *codec;
1411         int c, err;
1412         int pcm_dev;
1413
1414         err = snd_hda_build_pcms(chip->bus);
1415         if (err < 0)
1416                 return err;
1417
1418         /* create audio PCMs */
1419         pcm_dev = 0;
1420         list_for_each_entry(codec, &chip->bus->codec_list, list) {
1421                 for (c = 0; c < codec->num_pcms; c++) {
1422                         if (codec->pcm_info[c].is_modem)
1423                                 continue; /* create later */
1424                         if (pcm_dev >= AZX_MAX_AUDIO_PCMS) {
1425                                 snd_printk(KERN_ERR SFX
1426                                            "Too many audio PCMs\n");
1427                                 return -EINVAL;
1428                         }
1429                         err = create_codec_pcm(chip, codec,
1430                                                &codec->pcm_info[c], pcm_dev);
1431                         if (err < 0)
1432                                 return err;
1433                         pcm_dev++;
1434                 }
1435         }
1436
1437         /* create modem PCMs */
1438         pcm_dev = AZX_MAX_AUDIO_PCMS;
1439         list_for_each_entry(codec, &chip->bus->codec_list, list) {
1440                 for (c = 0; c < codec->num_pcms; c++) {
1441                         if (!codec->pcm_info[c].is_modem)
1442                                 continue; /* already created */
1443                         if (pcm_dev >= AZX_MAX_PCMS) {
1444                                 snd_printk(KERN_ERR SFX
1445                                            "Too many modem PCMs\n");
1446                                 return -EINVAL;
1447                         }
1448                         err = create_codec_pcm(chip, codec,
1449                                                &codec->pcm_info[c], pcm_dev);
1450                         if (err < 0)
1451                                 return err;
1452                         chip->pcm[pcm_dev]->dev_class = SNDRV_PCM_CLASS_MODEM;
1453                         pcm_dev++;
1454                 }
1455         }
1456         return 0;
1457 }
1458
1459 /*
1460  * mixer creation - all stuff is implemented in hda module
1461  */
1462 static int __devinit azx_mixer_create(struct azx *chip)
1463 {
1464         return snd_hda_build_controls(chip->bus);
1465 }
1466
1467
1468 /*
1469  * initialize SD streams
1470  */
1471 static int __devinit azx_init_stream(struct azx *chip)
1472 {
1473         int i;
1474
1475         /* initialize each stream (aka device)
1476          * assign the starting bdl address to each stream (device)
1477          * and initialize
1478          */
1479         for (i = 0; i < chip->num_streams; i++) {
1480                 unsigned int off = sizeof(u32) * (i * AZX_MAX_FRAG * 4);
1481                 struct azx_dev *azx_dev = &chip->azx_dev[i];
1482                 azx_dev->bdl = (u32 *)(chip->bdl.area + off);
1483                 azx_dev->bdl_addr = chip->bdl.addr + off;
1484                 azx_dev->posbuf = (u32 __iomem *)(chip->posbuf.area + i * 8);
1485                 /* offset: SDI0=0x80, SDI1=0xa0, ... SDO3=0x160 */
1486                 azx_dev->sd_addr = chip->remap_addr + (0x20 * i + 0x80);
1487                 /* int mask: SDI0=0x01, SDI1=0x02, ... SDO3=0x80 */
1488                 azx_dev->sd_int_sta_mask = 1 << i;
1489                 /* stream tag: must be non-zero and unique */
1490                 azx_dev->index = i;
1491                 azx_dev->stream_tag = i + 1;
1492         }
1493
1494         return 0;
1495 }
1496
1497 static int azx_acquire_irq(struct azx *chip, int do_disconnect)
1498 {
1499         if (request_irq(chip->pci->irq, azx_interrupt,
1500                         chip->msi ? 0 : IRQF_SHARED,
1501                         "HDA Intel", chip)) {
1502                 printk(KERN_ERR "hda-intel: unable to grab IRQ %d, "
1503                        "disabling device\n", chip->pci->irq);
1504                 if (do_disconnect)
1505                         snd_card_disconnect(chip->card);
1506                 return -1;
1507         }
1508         chip->irq = chip->pci->irq;
1509         pci_intx(chip->pci, !chip->msi);
1510         return 0;
1511 }
1512
1513
1514 static void azx_stop_chip(struct azx *chip)
1515 {
1516         if (!chip->initialized)
1517                 return;
1518
1519         /* disable interrupts */
1520         azx_int_disable(chip);
1521         azx_int_clear(chip);
1522
1523         /* disable CORB/RIRB */
1524         azx_free_cmd_io(chip);
1525
1526         /* disable position buffer */
1527         azx_writel(chip, DPLBASE, 0);
1528         azx_writel(chip, DPUBASE, 0);
1529
1530         chip->initialized = 0;
1531 }
1532
1533 #ifdef CONFIG_SND_HDA_POWER_SAVE
1534 /* power-up/down the controller */
1535 static void azx_power_notify(struct hda_codec *codec)
1536 {
1537         struct azx *chip = codec->bus->private_data;
1538         struct hda_codec *c;
1539         int power_on = 0;
1540
1541         list_for_each_entry(c, &codec->bus->codec_list, list) {
1542                 if (c->power_on) {
1543                         power_on = 1;
1544                         break;
1545                 }
1546         }
1547         if (power_on)
1548                 azx_init_chip(chip);
1549         else if (chip->running && power_save_controller)
1550                 azx_stop_chip(chip);
1551 }
1552 #endif /* CONFIG_SND_HDA_POWER_SAVE */
1553
1554 #ifdef CONFIG_PM
1555 /*
1556  * power management
1557  */
1558 static int azx_suspend(struct pci_dev *pci, pm_message_t state)
1559 {
1560         struct snd_card *card = pci_get_drvdata(pci);
1561         struct azx *chip = card->private_data;
1562         int i;
1563
1564         snd_power_change_state(card, SNDRV_CTL_POWER_D3hot);
1565         for (i = 0; i < chip->pcm_devs; i++)
1566                 snd_pcm_suspend_all(chip->pcm[i]);
1567         if (chip->initialized)
1568                 snd_hda_suspend(chip->bus, state);
1569         azx_stop_chip(chip);
1570         if (chip->irq >= 0) {
1571                 synchronize_irq(chip->irq);
1572                 free_irq(chip->irq, chip);
1573                 chip->irq = -1;
1574         }
1575         if (chip->msi)
1576                 pci_disable_msi(chip->pci);
1577         pci_disable_device(pci);
1578         pci_save_state(pci);
1579         pci_set_power_state(pci, pci_choose_state(pci, state));
1580         return 0;
1581 }
1582
1583 static int azx_resume(struct pci_dev *pci)
1584 {
1585         struct snd_card *card = pci_get_drvdata(pci);
1586         struct azx *chip = card->private_data;
1587
1588         pci_set_power_state(pci, PCI_D0);
1589         pci_restore_state(pci);
1590         if (pci_enable_device(pci) < 0) {
1591                 printk(KERN_ERR "hda-intel: pci_enable_device failed, "
1592                        "disabling device\n");
1593                 snd_card_disconnect(card);
1594                 return -EIO;
1595         }
1596         pci_set_master(pci);
1597         if (chip->msi)
1598                 if (pci_enable_msi(pci) < 0)
1599                         chip->msi = 0;
1600         if (azx_acquire_irq(chip, 1) < 0)
1601                 return -EIO;
1602         azx_init_pci(chip);
1603
1604         if (snd_hda_codecs_inuse(chip->bus))
1605                 azx_init_chip(chip);
1606
1607         snd_hda_resume(chip->bus);
1608         snd_power_change_state(card, SNDRV_CTL_POWER_D0);
1609         return 0;
1610 }
1611 #endif /* CONFIG_PM */
1612
1613
1614 /*
1615  * destructor
1616  */
1617 static int azx_free(struct azx *chip)
1618 {
1619         if (chip->initialized) {
1620                 int i;
1621                 for (i = 0; i < chip->num_streams; i++)
1622                         azx_stream_stop(chip, &chip->azx_dev[i]);
1623                 azx_stop_chip(chip);
1624         }
1625
1626         if (chip->irq >= 0) {
1627                 synchronize_irq(chip->irq);
1628                 free_irq(chip->irq, (void*)chip);
1629         }
1630         if (chip->msi)
1631                 pci_disable_msi(chip->pci);
1632         if (chip->remap_addr)
1633                 iounmap(chip->remap_addr);
1634
1635         if (chip->bdl.area)
1636                 snd_dma_free_pages(&chip->bdl);
1637         if (chip->rb.area)
1638                 snd_dma_free_pages(&chip->rb);
1639         if (chip->posbuf.area)
1640                 snd_dma_free_pages(&chip->posbuf);
1641         pci_release_regions(chip->pci);
1642         pci_disable_device(chip->pci);
1643         kfree(chip->azx_dev);
1644         kfree(chip);
1645
1646         return 0;
1647 }
1648
1649 static int azx_dev_free(struct snd_device *device)
1650 {
1651         return azx_free(device->device_data);
1652 }
1653
1654 /*
1655  * white/black-listing for position_fix
1656  */
1657 static struct snd_pci_quirk position_fix_list[] __devinitdata = {
1658         SND_PCI_QUIRK(0x1028, 0x01cc, "Dell D820", POS_FIX_NONE),
1659         SND_PCI_QUIRK(0x1028, 0x01de, "Dell Precision 390", POS_FIX_NONE),
1660         {}
1661 };
1662
1663 static int __devinit check_position_fix(struct azx *chip, int fix)
1664 {
1665         const struct snd_pci_quirk *q;
1666
1667         if (fix == POS_FIX_AUTO) {
1668                 q = snd_pci_quirk_lookup(chip->pci, position_fix_list);
1669                 if (q) {
1670                         printk(KERN_INFO
1671                                     "hda_intel: position_fix set to %d "
1672                                     "for device %04x:%04x\n",
1673                                     q->value, q->subvendor, q->subdevice);
1674                         return q->value;
1675                 }
1676         }
1677         return fix;
1678 }
1679
1680 /*
1681  * black-lists for probe_mask
1682  */
1683 static struct snd_pci_quirk probe_mask_list[] __devinitdata = {
1684         /* Thinkpad often breaks the controller communication when accessing
1685          * to the non-working (or non-existing) modem codec slot.
1686          */
1687         SND_PCI_QUIRK(0x1014, 0x05b7, "Thinkpad Z60", 0x01),
1688         SND_PCI_QUIRK(0x17aa, 0x2010, "Thinkpad X/T/R60", 0x01),
1689         SND_PCI_QUIRK(0x17aa, 0x20ac, "Thinkpad X/T/R61", 0x01),
1690         {}
1691 };
1692
1693 static void __devinit check_probe_mask(struct azx *chip, int dev)
1694 {
1695         const struct snd_pci_quirk *q;
1696
1697         if (probe_mask[dev] == -1) {
1698                 q = snd_pci_quirk_lookup(chip->pci, probe_mask_list);
1699                 if (q) {
1700                         printk(KERN_INFO
1701                                "hda_intel: probe_mask set to 0x%x "
1702                                "for device %04x:%04x\n",
1703                                q->value, q->subvendor, q->subdevice);
1704                         probe_mask[dev] = q->value;
1705                 }
1706         }
1707 }
1708
1709
1710 /*
1711  * constructor
1712  */
1713 static int __devinit azx_create(struct snd_card *card, struct pci_dev *pci,
1714                                 int dev, int driver_type,
1715                                 struct azx **rchip)
1716 {
1717         struct azx *chip;
1718         int err;
1719         unsigned short gcap;
1720         static struct snd_device_ops ops = {
1721                 .dev_free = azx_dev_free,
1722         };
1723
1724         *rchip = NULL;
1725
1726         err = pci_enable_device(pci);
1727         if (err < 0)
1728                 return err;
1729
1730         chip = kzalloc(sizeof(*chip), GFP_KERNEL);
1731         if (!chip) {
1732                 snd_printk(KERN_ERR SFX "cannot allocate chip\n");
1733                 pci_disable_device(pci);
1734                 return -ENOMEM;
1735         }
1736
1737         spin_lock_init(&chip->reg_lock);
1738         mutex_init(&chip->open_mutex);
1739         chip->card = card;
1740         chip->pci = pci;
1741         chip->irq = -1;
1742         chip->driver_type = driver_type;
1743         chip->msi = enable_msi;
1744
1745         chip->position_fix = check_position_fix(chip, position_fix[dev]);
1746         check_probe_mask(chip, dev);
1747
1748         chip->single_cmd = single_cmd;
1749
1750 #if BITS_PER_LONG != 64
1751         /* Fix up base address on ULI M5461 */
1752         if (chip->driver_type == AZX_DRIVER_ULI) {
1753                 u16 tmp3;
1754                 pci_read_config_word(pci, 0x40, &tmp3);
1755                 pci_write_config_word(pci, 0x40, tmp3 | 0x10);
1756                 pci_write_config_dword(pci, PCI_BASE_ADDRESS_1, 0);
1757         }
1758 #endif
1759
1760         err = pci_request_regions(pci, "ICH HD audio");
1761         if (err < 0) {
1762                 kfree(chip);
1763                 pci_disable_device(pci);
1764                 return err;
1765         }
1766
1767         chip->addr = pci_resource_start(pci, 0);
1768         chip->remap_addr = ioremap_nocache(chip->addr, pci_resource_len(pci,0));
1769         if (chip->remap_addr == NULL) {
1770                 snd_printk(KERN_ERR SFX "ioremap error\n");
1771                 err = -ENXIO;
1772                 goto errout;
1773         }
1774
1775         if (chip->msi)
1776                 if (pci_enable_msi(pci) < 0)
1777                         chip->msi = 0;
1778
1779         if (azx_acquire_irq(chip, 0) < 0) {
1780                 err = -EBUSY;
1781                 goto errout;
1782         }
1783
1784         pci_set_master(pci);
1785         synchronize_irq(chip->irq);
1786
1787         gcap = azx_readw(chip, GCAP);
1788         snd_printdd("chipset global capabilities = 0x%x\n", gcap);
1789
1790         if (gcap) {
1791                 /* read number of streams from GCAP register instead of using
1792                  * hardcoded value
1793                  */
1794                 chip->playback_streams = (gcap & (0xF << 12)) >> 12;
1795                 chip->capture_streams = (gcap & (0xF << 8)) >> 8;
1796                 chip->playback_index_offset = (gcap & (0xF << 12)) >> 12;
1797                 chip->capture_index_offset = 0;
1798         } else {
1799                 /* gcap didn't give any info, switching to old method */
1800
1801                 switch (chip->driver_type) {
1802                 case AZX_DRIVER_ULI:
1803                         chip->playback_streams = ULI_NUM_PLAYBACK;
1804                         chip->capture_streams = ULI_NUM_CAPTURE;
1805                         chip->playback_index_offset = ULI_PLAYBACK_INDEX;
1806                         chip->capture_index_offset = ULI_CAPTURE_INDEX;
1807                         break;
1808                 case AZX_DRIVER_ATIHDMI:
1809                         chip->playback_streams = ATIHDMI_NUM_PLAYBACK;
1810                         chip->capture_streams = ATIHDMI_NUM_CAPTURE;
1811                         chip->playback_index_offset = ATIHDMI_PLAYBACK_INDEX;
1812                         chip->capture_index_offset = ATIHDMI_CAPTURE_INDEX;
1813                         break;
1814                 default:
1815                         chip->playback_streams = ICH6_NUM_PLAYBACK;
1816                         chip->capture_streams = ICH6_NUM_CAPTURE;
1817                         chip->playback_index_offset = ICH6_PLAYBACK_INDEX;
1818                         chip->capture_index_offset = ICH6_CAPTURE_INDEX;
1819                         break;
1820                 }
1821         }
1822         chip->num_streams = chip->playback_streams + chip->capture_streams;
1823         chip->azx_dev = kcalloc(chip->num_streams, sizeof(*chip->azx_dev),
1824                                 GFP_KERNEL);
1825         if (!chip->azx_dev) {
1826                 snd_printk(KERN_ERR "cannot malloc azx_dev\n");
1827                 goto errout;
1828         }
1829
1830         /* allocate memory for the BDL for each stream */
1831         err = snd_dma_alloc_pages(SNDRV_DMA_TYPE_DEV,
1832                                   snd_dma_pci_data(chip->pci),
1833                                   BDL_SIZE, &chip->bdl);
1834         if (err < 0) {
1835                 snd_printk(KERN_ERR SFX "cannot allocate BDL\n");
1836                 goto errout;
1837         }
1838         /* allocate memory for the position buffer */
1839         err = snd_dma_alloc_pages(SNDRV_DMA_TYPE_DEV,
1840                                   snd_dma_pci_data(chip->pci),
1841                                   chip->num_streams * 8, &chip->posbuf);
1842         if (err < 0) {
1843                 snd_printk(KERN_ERR SFX "cannot allocate posbuf\n");
1844                 goto errout;
1845         }
1846         /* allocate CORB/RIRB */
1847         if (!chip->single_cmd) {
1848                 err = azx_alloc_cmd_io(chip);
1849                 if (err < 0)
1850                         goto errout;
1851         }
1852
1853         /* initialize streams */
1854         azx_init_stream(chip);
1855
1856         /* initialize chip */
1857         azx_init_pci(chip);
1858         azx_init_chip(chip);
1859
1860         /* codec detection */
1861         if (!chip->codec_mask) {
1862                 snd_printk(KERN_ERR SFX "no codecs found!\n");
1863                 err = -ENODEV;
1864                 goto errout;
1865         }
1866
1867         err = snd_device_new(card, SNDRV_DEV_LOWLEVEL, chip, &ops);
1868         if (err <0) {
1869                 snd_printk(KERN_ERR SFX "Error creating device [card]!\n");
1870                 goto errout;
1871         }
1872
1873         strcpy(card->driver, "HDA-Intel");
1874         strcpy(card->shortname, driver_short_names[chip->driver_type]);
1875         sprintf(card->longname, "%s at 0x%lx irq %i",
1876                 card->shortname, chip->addr, chip->irq);
1877
1878         *rchip = chip;
1879         return 0;
1880
1881  errout:
1882         azx_free(chip);
1883         return err;
1884 }
1885
1886 static void power_down_all_codecs(struct azx *chip)
1887 {
1888 #ifdef CONFIG_SND_HDA_POWER_SAVE
1889         /* The codecs were powered up in snd_hda_codec_new().
1890          * Now all initialization done, so turn them down if possible
1891          */
1892         struct hda_codec *codec;
1893         list_for_each_entry(codec, &chip->bus->codec_list, list) {
1894                 snd_hda_power_down(codec);
1895         }
1896 #endif
1897 }
1898
1899 static int __devinit azx_probe(struct pci_dev *pci,
1900                                const struct pci_device_id *pci_id)
1901 {
1902         static int dev;
1903         struct snd_card *card;
1904         struct azx *chip;
1905         int err;
1906
1907         if (dev >= SNDRV_CARDS)
1908                 return -ENODEV;
1909         if (!enable[dev]) {
1910                 dev++;
1911                 return -ENOENT;
1912         }
1913
1914         card = snd_card_new(index[dev], id[dev], THIS_MODULE, 0);
1915         if (!card) {
1916                 snd_printk(KERN_ERR SFX "Error creating card!\n");
1917                 return -ENOMEM;
1918         }
1919
1920         err = azx_create(card, pci, dev, pci_id->driver_data, &chip);
1921         if (err < 0) {
1922                 snd_card_free(card);
1923                 return err;
1924         }
1925         card->private_data = chip;
1926
1927         /* create codec instances */
1928         err = azx_codec_create(chip, model[dev], probe_mask[dev]);
1929         if (err < 0) {
1930                 snd_card_free(card);
1931                 return err;
1932         }
1933
1934         /* create PCM streams */
1935         err = azx_pcm_create(chip);
1936         if (err < 0) {
1937                 snd_card_free(card);
1938                 return err;
1939         }
1940
1941         /* create mixer controls */
1942         err = azx_mixer_create(chip);
1943         if (err < 0) {
1944                 snd_card_free(card);
1945                 return err;
1946         }
1947
1948         snd_card_set_dev(card, &pci->dev);
1949
1950         err = snd_card_register(card);
1951         if (err < 0) {
1952                 snd_card_free(card);
1953                 return err;
1954         }
1955
1956         pci_set_drvdata(pci, card);
1957         chip->running = 1;
1958         power_down_all_codecs(chip);
1959
1960         dev++;
1961         return err;
1962 }
1963
1964 static void __devexit azx_remove(struct pci_dev *pci)
1965 {
1966         snd_card_free(pci_get_drvdata(pci));
1967         pci_set_drvdata(pci, NULL);
1968 }
1969
1970 /* PCI IDs */
1971 static struct pci_device_id azx_ids[] = {
1972         { 0x8086, 0x2668, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ICH6 */
1973         { 0x8086, 0x27d8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ICH7 */
1974         { 0x8086, 0x269a, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ESB2 */
1975         { 0x8086, 0x284b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ICH8 */
1976         { 0x8086, 0x293e, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ICH9 */
1977         { 0x8086, 0x293f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ICH }, /* ICH9 */
1978         { 0x1002, 0x437b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATI }, /* ATI SB450 */
1979         { 0x1002, 0x4383, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATI }, /* ATI SB600 */
1980         { 0x1002, 0x793b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RS600 HDMI */
1981         { 0x1002, 0x7919, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RS690 HDMI */
1982         { 0x1002, 0x960f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RS780 HDMI */
1983         { 0x1002, 0xaa00, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI R600 HDMI */
1984         { 0x1002, 0xaa08, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV630 HDMI */
1985         { 0x1002, 0xaa10, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV610 HDMI */
1986         { 0x1002, 0xaa18, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV670 HDMI */
1987         { 0x1002, 0xaa20, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV635 HDMI */
1988         { 0x1002, 0xaa28, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV620 HDMI */
1989         { 0x1002, 0xaa30, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ATIHDMI }, /* ATI RV770 HDMI */
1990         { 0x1106, 0x3288, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_VIA }, /* VIA VT8251/VT8237A */
1991         { 0x1039, 0x7502, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_SIS }, /* SIS966 */
1992         { 0x10b9, 0x5461, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_ULI }, /* ULI M5461 */
1993         { 0x10de, 0x026c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP51 */
1994         { 0x10de, 0x0371, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP55 */
1995         { 0x10de, 0x03e4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP61 */
1996         { 0x10de, 0x03f0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP61 */
1997         { 0x10de, 0x044a, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP65 */
1998         { 0x10de, 0x044b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP65 */
1999         { 0x10de, 0x055c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP67 */
2000         { 0x10de, 0x055d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP67 */
2001         { 0x10de, 0x07fc, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP73 */
2002         { 0x10de, 0x07fd, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP73 */
2003         { 0x10de, 0x0774, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP77 */
2004         { 0x10de, 0x0775, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP77 */
2005         { 0x10de, 0x0776, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP77 */
2006         { 0x10de, 0x0777, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP77 */
2007         { 0x10de, 0x0ac0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP79 */
2008         { 0x10de, 0x0ac1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP79 */
2009         { 0x10de, 0x0ac2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP79 */
2010         { 0x10de, 0x0ac3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, AZX_DRIVER_NVIDIA }, /* NVIDIA MCP79 */
2011         { 0, }
2012 };
2013 MODULE_DEVICE_TABLE(pci, azx_ids);
2014
2015 /* pci_driver definition */
2016 static struct pci_driver driver = {
2017         .name = "HDA Intel",
2018         .id_table = azx_ids,
2019         .probe = azx_probe,
2020         .remove = __devexit_p(azx_remove),
2021 #ifdef CONFIG_PM
2022         .suspend = azx_suspend,
2023         .resume = azx_resume,
2024 #endif
2025 };
2026
2027 static int __init alsa_card_azx_init(void)
2028 {
2029         return pci_register_driver(&driver);
2030 }
2031
2032 static void __exit alsa_card_azx_exit(void)
2033 {
2034         pci_unregister_driver(&driver);
2035 }
2036
2037 module_init(alsa_card_azx_init)
2038 module_exit(alsa_card_azx_exit)