err.no Git - linux-2.6/blob - include/asm-x86/pgtable_32.h

   1 #ifndef _I386_PGTABLE_H
   2 #define _I386_PGTABLE_H
   3
   4
   5 /*
   6  * The Linux memory management assumes a three-level page table setup. On
   7  * the i386, we use that, but "fold" the mid level into the top-level page
   8  * table, so that we physically have the same two-level page table as the
   9  * i386 mmu expects.
  10  *
  11  * This file contains the functions and defines necessary to modify and use
  12  * the i386 page table tree.
  13  */
  14 #ifndef __ASSEMBLY__
  15 #include <asm/processor.h>
  16 #include <asm/fixmap.h>
  17 #include <linux/threads.h>
  18 #include <asm/paravirt.h>
  19
  20 #include <linux/bitops.h>
  21 #include <linux/slab.h>
  22 #include <linux/list.h>
  23 #include <linux/spinlock.h>
  24
  25 struct mm_struct;
  26 struct vm_area_struct;
  27
  28 /*
  29  * ZERO_PAGE is a global shared page that is always zero: used
  30  * for zero-mapped memory areas etc..
  31  */
  32 #define ZERO_PAGE(vaddr) (virt_to_page(empty_zero_page))
  33 extern unsigned long empty_zero_page[1024];
  34 extern pgd_t swapper_pg_dir[1024];
  35 extern struct kmem_cache *pmd_cache;
  36 extern spinlock_t pgd_lock;
  37 extern struct page *pgd_list;
  38 void check_pgt_cache(void);
  39
  40 void pmd_ctor(struct kmem_cache *, void *);
  41 void pgtable_cache_init(void);
  42 void paging_init(void);
  43
  44
  45 /*
  46  * The Linux x86 paging architecture is 'compile-time dual-mode', it
  47  * implements both the traditional 2-level x86 page tables and the
  48  * newer 3-level PAE-mode page tables.
  49  */
  50 #ifdef CONFIG_X86_PAE
  51 # include <asm/pgtable-3level-defs.h>
  52 # define PMD_SIZE       (1UL << PMD_SHIFT)
  53 # define PMD_MASK       (~(PMD_SIZE-1))
  54 #else
  55 # include <asm/pgtable-2level-defs.h>
  56 #endif
  57
  58 #define PGDIR_SIZE      (1UL << PGDIR_SHIFT)
  59 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
  60
  61 #define USER_PGD_PTRS (PAGE_OFFSET >> PGDIR_SHIFT)
  62 #define KERNEL_PGD_PTRS (PTRS_PER_PGD-USER_PGD_PTRS)
  63
  64 #define TWOLEVEL_PGDIR_SHIFT    22
  65 #define BOOT_USER_PGD_PTRS (__PAGE_OFFSET >> TWOLEVEL_PGDIR_SHIFT)
  66 #define BOOT_KERNEL_PGD_PTRS (1024-BOOT_USER_PGD_PTRS)
  67
  68 /* Just any arbitrary offset to the start of the vmalloc VM area: the
  69  * current 8MB value just means that there will be a 8MB "hole" after the
  70  * physical memory until the kernel virtual memory starts.  That means that
  71  * any out-of-bounds memory accesses will hopefully be caught.
  72  * The vmalloc() routines leaves a hole of 4kB between each vmalloced
  73  * area for the same reason. ;)
  74  */
  75 #define VMALLOC_OFFSET  (8*1024*1024)
  76 #define VMALLOC_START   (((unsigned long) high_memory + \
  77                         2*VMALLOC_OFFSET-1) & ~(VMALLOC_OFFSET-1))
  78 #ifdef CONFIG_HIGHMEM
  79 # define VMALLOC_END    (PKMAP_BASE-2*PAGE_SIZE)
  80 #else
  81 # define VMALLOC_END    (FIXADDR_START-2*PAGE_SIZE)
  82 #endif
  83
  84 /*
  85  * Define this if things work differently on an i386 and an i486:
  86  * it will (on an i486) warn about kernel memory accesses that are
  87  * done without a 'access_ok(VERIFY_WRITE,..)'
  88  */
  89 #undef TEST_ACCESS_OK
  90
  91 /* The boot page tables (all created as a single array) */
  92 extern unsigned long pg0[];
  93
  94 #define pte_present(x)  ((x).pte_low & (_PAGE_PRESENT | _PAGE_PROTNONE))
  95
  96 /* To avoid harmful races, pmd_none(x) should check only the lower when PAE */
  97 #define pmd_none(x)     (!(unsigned long)pmd_val(x))
  98 #define pmd_present(x)  (pmd_val(x) & _PAGE_PRESENT)
  99 #define pmd_bad(x)      ((pmd_val(x) & (~PAGE_MASK & ~_PAGE_USER)) != _KERNPG_TABLE)
 100
 101
 102 #define pages_to_mb(x) ((x) >> (20-PAGE_SHIFT))
 103
 104 /*
 105  * The following only work if pte_present() is true.
 106  * Undefined behaviour if not..
 107  */
 108 static inline int pte_dirty(pte_t pte)          { return pte_val(pte) & _PAGE_DIRTY; }
 109 static inline int pte_young(pte_t pte)          { return pte_val(pte) & _PAGE_ACCESSED; }
 110 static inline int pte_write(pte_t pte)          { return pte_val(pte) & _PAGE_RW; }
 111 static inline int pte_file(pte_t pte)           { return pte_val(pte) & _PAGE_FILE; }
 112 static inline int pte_huge(pte_t pte)           { return pte_val(pte) & _PAGE_PSE; }
 113
 114 static inline int pmd_large(pmd_t pte) {
 115         return (pmd_val(pte) & (_PAGE_PSE|_PAGE_PRESENT)) ==
 116                 (_PAGE_PSE|_PAGE_PRESENT);
 117 }
 118
 119 static inline pte_t pte_mkclean(pte_t pte)      { return __pte(pte_val(pte) & ~_PAGE_DIRTY); }
 120 static inline pte_t pte_mkold(pte_t pte)        { return __pte(pte_val(pte) & ~_PAGE_ACCESSED); }
 121 static inline pte_t pte_wrprotect(pte_t pte)    { return __pte(pte_val(pte) & ~_PAGE_RW); }
 122 static inline pte_t pte_mkexec(pte_t pte)       { return __pte(pte_val(pte) & ~_PAGE_NX); }
 123 static inline pte_t pte_mkdirty(pte_t pte)      { return __pte(pte_val(pte) | _PAGE_DIRTY); }
 124 static inline pte_t pte_mkyoung(pte_t pte)      { return __pte(pte_val(pte) | _PAGE_ACCESSED); }
 125 static inline pte_t pte_mkwrite(pte_t pte)      { return __pte(pte_val(pte) | _PAGE_RW); }
 126 static inline pte_t pte_mkhuge(pte_t pte)       { return __pte(pte_val(pte) | _PAGE_PSE); }
 127 static inline pte_t pte_clrhuge(pte_t pte)      { return __pte(pte_val(pte) & ~_PAGE_PSE); }
 128
 129 #ifdef CONFIG_X86_PAE
 130 # include <asm/pgtable-3level.h>
 131 #else
 132 # include <asm/pgtable-2level.h>
 133 #endif
 134
 135 #ifndef CONFIG_PARAVIRT
 136 /*
 137  * Rules for using pte_update - it must be called after any PTE update which
 138  * has not been done using the set_pte / clear_pte interfaces.  It is used by
 139  * shadow mode hypervisors to resynchronize the shadow page tables.  Kernel PTE
 140  * updates should either be sets, clears, or set_pte_atomic for P->P
 141  * transitions, which means this hook should only be called for user PTEs.
 142  * This hook implies a P->P protection or access change has taken place, which
 143  * requires a subsequent TLB flush.  The notification can optionally be delayed
 144  * until the TLB flush event by using the pte_update_defer form of the
 145  * interface, but care must be taken to assure that the flush happens while
 146  * still holding the same page table lock so that the shadow and primary pages
 147  * do not become out of sync on SMP.
 148  */
 149 #define pte_update(mm, addr, ptep)              do { } while (0)
 150 #define pte_update_defer(mm, addr, ptep)        do { } while (0)
 151 #endif
 152
 153 /* local pte updates need not use xchg for locking */
 154 static inline pte_t native_local_ptep_get_and_clear(pte_t *ptep)
 155 {
 156         pte_t res = *ptep;
 157
 158         /* Pure native function needs no input for mm, addr */
 159         native_pte_clear(NULL, 0, ptep);
 160         return res;
 161 }
 162
 163 /*
 164  * We only update the dirty/accessed state if we set
 165  * the dirty bit by hand in the kernel, since the hardware
 166  * will do the accessed bit for us, and we don't want to
 167  * race with other CPU's that might be updating the dirty
 168  * bit at the same time.
 169  */
 170 #define  __HAVE_ARCH_PTEP_SET_ACCESS_FLAGS
 171 #define ptep_set_access_flags(vma, address, ptep, entry, dirty)         \
 172 ({                                                                      \
 173         int __changed = !pte_same(*(ptep), entry);                      \
 174         if (__changed && dirty) {                                       \
 175                 (ptep)->pte_low = (entry).pte_low;                      \
 176                 pte_update_defer((vma)->vm_mm, (address), (ptep));      \
 177                 flush_tlb_page(vma, address);                           \
 178         }                                                               \
 179         __changed;                                                      \
 180 })
 181
 182 #define __HAVE_ARCH_PTEP_TEST_AND_CLEAR_YOUNG
 183 #define ptep_test_and_clear_young(vma, addr, ptep) ({                   \
 184         int __ret = 0;                                                  \
 185         if (pte_young(*(ptep)))                                         \
 186                 __ret = test_and_clear_bit(_PAGE_BIT_ACCESSED,          \
 187                                                 &(ptep)->pte_low);      \
 188         if (__ret)                                                      \
 189                 pte_update((vma)->vm_mm, addr, ptep);                   \
 190         __ret;                                                          \
 191 })
 192
 193 #define __HAVE_ARCH_PTEP_CLEAR_YOUNG_FLUSH
 194 #define ptep_clear_flush_young(vma, address, ptep)                      \
 195 ({                                                                      \
 196         int __young;                                                    \
 197         __young = ptep_test_and_clear_young((vma), (address), (ptep));  \
 198         if (__young)                                                    \
 199                 flush_tlb_page(vma, address);                           \
 200         __young;                                                        \
 201 })
 202
 203 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR
 204 static inline pte_t ptep_get_and_clear(struct mm_struct *mm, unsigned long addr, pte_t *ptep)
 205 {
 206         pte_t pte = native_ptep_get_and_clear(ptep);
 207         pte_update(mm, addr, ptep);
 208         return pte;
 209 }
 210
 211 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR_FULL
 212 static inline pte_t ptep_get_and_clear_full(struct mm_struct *mm, unsigned long addr, pte_t *ptep, int full)
 213 {
 214         pte_t pte;
 215         if (full) {
 216                 /*
 217                  * Full address destruction in progress; paravirt does not
 218                  * care about updates and native needs no locking
 219                  */
 220                 pte = native_local_ptep_get_and_clear(ptep);
 221         } else {
 222                 pte = ptep_get_and_clear(mm, addr, ptep);
 223         }
 224         return pte;
 225 }
 226
 227 #define __HAVE_ARCH_PTEP_SET_WRPROTECT
 228 static inline void ptep_set_wrprotect(struct mm_struct *mm, unsigned long addr, pte_t *ptep)
 229 {
 230         clear_bit(_PAGE_BIT_RW, &ptep->pte_low);
 231         pte_update(mm, addr, ptep);
 232 }
 233
 234 /*
 235  * clone_pgd_range(pgd_t *dst, pgd_t *src, int count);
 236  *
 237  *  dst - pointer to pgd range anwhere on a pgd page
 238  *  src - ""
 239  *  count - the number of pgds to copy.
 240  *
 241  * dst and src can be on the same page, but the range must not overlap,
 242  * and must not cross a page boundary.
 243  */
 244 static inline void clone_pgd_range(pgd_t *dst, pgd_t *src, int count)
 245 {
 246        memcpy(dst, src, count * sizeof(pgd_t));
 247 }
 248
 249 /*
 250  * Macro to mark a page protection value as "uncacheable".  On processors which do not support
 251  * it, this is a no-op.
 252  */
 253 #define pgprot_noncached(prot)  ((boot_cpu_data.x86 > 3)                                          \
 254                                  ? (__pgprot(pgprot_val(prot) | _PAGE_PCD | _PAGE_PWT)) : (prot))
 255
 256 /*
 257  * Conversion functions: convert a page and protection to a page entry,
 258  * and a page entry and page directory to the page they refer to.
 259  */
 260
 261 #define mk_pte(page, pgprot)    pfn_pte(page_to_pfn(page), (pgprot))
 262
 263 static inline pte_t pte_modify(pte_t pte, pgprot_t newprot)
 264 {
 265         pte.pte_low &= _PAGE_CHG_MASK;
 266         pte.pte_low |= pgprot_val(newprot);
 267 #ifdef CONFIG_X86_PAE
 268         /*
 269          * Chop off the NX bit (if present), and add the NX portion of
 270          * the newprot (if present):
 271          */
 272         pte.pte_high &= ~(1 << (_PAGE_BIT_NX - 32));
 273         pte.pte_high |= (pgprot_val(newprot) >> 32) & \
 274                                         (__supported_pte_mask >> 32);
 275 #endif
 276         return pte;
 277 }
 278
 279 #define pmd_large(pmd) \
 280 ((pmd_val(pmd) & (_PAGE_PSE|_PAGE_PRESENT)) == (_PAGE_PSE|_PAGE_PRESENT))
 281
 282 /*
 283  * the pgd page can be thought of an array like this: pgd_t[PTRS_PER_PGD]
 284  *
 285  * this macro returns the index of the entry in the pgd page which would
 286  * control the given virtual address
 287  */
 288 #define pgd_index(address) (((address) >> PGDIR_SHIFT) & (PTRS_PER_PGD-1))
 289 #define pgd_index_k(addr) pgd_index(addr)
 290
 291 /*
 292  * pgd_offset() returns a (pgd_t *)
 293  * pgd_index() is used get the offset into the pgd page's array of pgd_t's;
 294  */
 295 #define pgd_offset(mm, address) ((mm)->pgd+pgd_index(address))
 296
 297 /*
 298  * a shortcut which implies the use of the kernel's pgd, instead
 299  * of a process's
 300  */
 301 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
 302
 303 /*
 304  * the pmd page can be thought of an array like this: pmd_t[PTRS_PER_PMD]
 305  *
 306  * this macro returns the index of the entry in the pmd page which would
 307  * control the given virtual address
 308  */
 309 #define pmd_index(address) \
 310                 (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1))
 311
 312 /*
 313  * the pte page can be thought of an array like this: pte_t[PTRS_PER_PTE]
 314  *
 315  * this macro returns the index of the entry in the pte page which would
 316  * control the given virtual address
 317  */
 318 #define pte_index(address) \
 319                 (((address) >> PAGE_SHIFT) & (PTRS_PER_PTE - 1))
 320 #define pte_offset_kernel(dir, address) \
 321         ((pte_t *) pmd_page_vaddr(*(dir)) +  pte_index(address))
 322
 323 #define pmd_page(pmd) (pfn_to_page(pmd_val(pmd) >> PAGE_SHIFT))
 324
 325 #define pmd_page_vaddr(pmd) \
 326                 ((unsigned long) __va(pmd_val(pmd) & PAGE_MASK))
 327
 328 /*
 329  * Helper function that returns the kernel pagetable entry controlling
 330  * the virtual address 'address'. NULL means no pagetable entry present.
 331  * NOTE: the return type is pte_t but if the pmd is PSE then we return it
 332  * as a pte too.
 333  */
 334 extern pte_t *lookup_address(unsigned long address);
 335
 336 /*
 337  * Make a given kernel text page executable/non-executable.
 338  * Returns the previous executability setting of that page (which
 339  * is used to restore the previous state). Used by the SMP bootup code.
 340  * NOTE: this is an __init function for security reasons.
 341  */
 342 #ifdef CONFIG_X86_PAE
 343  extern int set_kernel_exec(unsigned long vaddr, int enable);
 344 #else
 345  static inline int set_kernel_exec(unsigned long vaddr, int enable) { return 0;}
 346 #endif
 347
 348 #if defined(CONFIG_HIGHPTE)
 349 #define pte_offset_map(dir, address) \
 350         ((pte_t *)kmap_atomic_pte(pmd_page(*(dir)),KM_PTE0) + pte_index(address))
 351 #define pte_offset_map_nested(dir, address) \
 352         ((pte_t *)kmap_atomic_pte(pmd_page(*(dir)),KM_PTE1) + pte_index(address))
 353 #define pte_unmap(pte) kunmap_atomic(pte, KM_PTE0)
 354 #define pte_unmap_nested(pte) kunmap_atomic(pte, KM_PTE1)
 355 #else
 356 #define pte_offset_map(dir, address) \
 357         ((pte_t *)page_address(pmd_page(*(dir))) + pte_index(address))
 358 #define pte_offset_map_nested(dir, address) pte_offset_map(dir, address)
 359 #define pte_unmap(pte) do { } while (0)
 360 #define pte_unmap_nested(pte) do { } while (0)
 361 #endif
 362
 363 /* Clear a kernel PTE and flush it from the TLB */
 364 #define kpte_clear_flush(ptep, vaddr)                                   \
 365 do {                                                                    \
 366         pte_clear(&init_mm, vaddr, ptep);                               \
 367         __flush_tlb_one(vaddr);                                         \
 368 } while (0)
 369
 370 /*
 371  * The i386 doesn't have any external MMU info: the kernel page
 372  * tables contain all the necessary information.
 373  */
 374 #define update_mmu_cache(vma,address,pte) do { } while (0)
 375
 376 void native_pagetable_setup_start(pgd_t *base);
 377 void native_pagetable_setup_done(pgd_t *base);
 378
 379 #ifndef CONFIG_PARAVIRT
 380 static inline void paravirt_pagetable_setup_start(pgd_t *base)
 381 {
 382         native_pagetable_setup_start(base);
 383 }
 384
 385 static inline void paravirt_pagetable_setup_done(pgd_t *base)
 386 {
 387         native_pagetable_setup_done(base);
 388 }
 389 #endif  /* !CONFIG_PARAVIRT */
 390
 391 #endif /* !__ASSEMBLY__ */
 392
 393 /*
 394  * kern_addr_valid() is (1) for FLATMEM and (0) for
 395  * SPARSEMEM and DISCONTIGMEM
 396  */
 397 #ifdef CONFIG_FLATMEM
 398 #define kern_addr_valid(addr)   (1)
 399 #else
 400 #define kern_addr_valid(kaddr)  (0)
 401 #endif
 402
 403 #define io_remap_pfn_range(vma, vaddr, pfn, size, prot)         \
 404                 remap_pfn_range(vma, vaddr, pfn, size, prot)
 405
 406 #include <asm-generic/pgtable.h>
 407
 408 #endif /* _I386_PGTABLE_H */