err.no Git - linux-2.6/blob - include/asm-powerpc/system.h

   1 /*
   2  * Copyright (C) 1999 Cort Dougan <cort@cs.nmt.edu>
   3  */
   4 #ifndef _ASM_POWERPC_SYSTEM_H
   5 #define _ASM_POWERPC_SYSTEM_H
   6
   7 #include <linux/kernel.h>
   8
   9 #include <asm/hw_irq.h>
  10 #include <asm/atomic.h>
  11
  12 /*
  13  * Memory barrier.
  14  * The sync instruction guarantees that all memory accesses initiated
  15  * by this processor have been performed (with respect to all other
  16  * mechanisms that access memory).  The eieio instruction is a barrier
  17  * providing an ordering (separately) for (a) cacheable stores and (b)
  18  * loads and stores to non-cacheable memory (e.g. I/O devices).
  19  *
  20  * mb() prevents loads and stores being reordered across this point.
  21  * rmb() prevents loads being reordered across this point.
  22  * wmb() prevents stores being reordered across this point.
  23  * read_barrier_depends() prevents data-dependent loads being reordered
  24  *      across this point (nop on PPC).
  25  *
  26  * We have to use the sync instructions for mb(), since lwsync doesn't
  27  * order loads with respect to previous stores.  Lwsync is fine for
  28  * rmb(), though.  Note that lwsync is interpreted as sync by
  29  * 32-bit and older 64-bit CPUs.
  30  *
  31  * For wmb(), we use sync since wmb is used in drivers to order
  32  * stores to system memory with respect to writes to the device.
  33  * However, smp_wmb() can be a lighter-weight eieio barrier on
  34  * SMP since it is only used to order updates to system memory.
  35  */
  36 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
  37 #define rmb()  __asm__ __volatile__ ("lwsync" : : : "memory")
  38 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
  39 #define read_barrier_depends()  do { } while(0)
  40
  41 #define set_mb(var, value)      do { var = value; mb(); } while (0)
  42 #define set_wmb(var, value)     do { var = value; wmb(); } while (0)
  43
  44 #ifdef __KERNEL__
  45 #ifdef CONFIG_SMP
  46 #define smp_mb()        mb()
  47 #define smp_rmb()       rmb()
  48 #define smp_wmb()       __asm__ __volatile__ ("eieio" : : : "memory")
  49 #define smp_read_barrier_depends()      read_barrier_depends()
  50 #else
  51 #define smp_mb()        barrier()
  52 #define smp_rmb()       barrier()
  53 #define smp_wmb()       barrier()
  54 #define smp_read_barrier_depends()      do { } while(0)
  55 #endif /* CONFIG_SMP */
  56
  57 struct task_struct;
  58 struct pt_regs;
  59
  60 #ifdef CONFIG_DEBUGGER
  61
  62 extern int (*__debugger)(struct pt_regs *regs);
  63 extern int (*__debugger_ipi)(struct pt_regs *regs);
  64 extern int (*__debugger_bpt)(struct pt_regs *regs);
  65 extern int (*__debugger_sstep)(struct pt_regs *regs);
  66 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
  67 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
  68 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
  69
  70 #define DEBUGGER_BOILERPLATE(__NAME) \
  71 static inline int __NAME(struct pt_regs *regs) \
  72 { \
  73         if (unlikely(__ ## __NAME)) \
  74                 return __ ## __NAME(regs); \
  75         return 0; \
  76 }
  77
  78 DEBUGGER_BOILERPLATE(debugger)
  79 DEBUGGER_BOILERPLATE(debugger_ipi)
  80 DEBUGGER_BOILERPLATE(debugger_bpt)
  81 DEBUGGER_BOILERPLATE(debugger_sstep)
  82 DEBUGGER_BOILERPLATE(debugger_iabr_match)
  83 DEBUGGER_BOILERPLATE(debugger_dabr_match)
  84 DEBUGGER_BOILERPLATE(debugger_fault_handler)
  85
  86 #ifdef CONFIG_XMON
  87 extern void xmon_init(int enable);
  88 #endif
  89
  90 #else
  91 static inline int debugger(struct pt_regs *regs) { return 0; }
  92 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
  93 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
  94 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
  95 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
  96 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
  97 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
  98 #endif
  99
 100 extern int set_dabr(unsigned long dabr);
 101 extern void print_backtrace(unsigned long *);
 102 extern void show_regs(struct pt_regs * regs);
 103 extern void flush_instruction_cache(void);
 104 extern void hard_reset_now(void);
 105 extern void poweroff_now(void);
 106
 107 #ifdef CONFIG_6xx
 108 extern long _get_L2CR(void);
 109 extern long _get_L3CR(void);
 110 extern void _set_L2CR(unsigned long);
 111 extern void _set_L3CR(unsigned long);
 112 #else
 113 #define _get_L2CR()     0L
 114 #define _get_L3CR()     0L
 115 #define _set_L2CR(val)  do { } while(0)
 116 #define _set_L3CR(val)  do { } while(0)
 117 #endif
 118
 119 extern void via_cuda_init(void);
 120 extern void read_rtc_time(void);
 121 extern void pmac_find_display(void);
 122 extern void giveup_fpu(struct task_struct *);
 123 extern void disable_kernel_fp(void);
 124 extern void enable_kernel_fp(void);
 125 extern void flush_fp_to_thread(struct task_struct *);
 126 extern void enable_kernel_altivec(void);
 127 extern void giveup_altivec(struct task_struct *);
 128 extern void load_up_altivec(struct task_struct *);
 129 extern int emulate_altivec(struct pt_regs *);
 130 extern void giveup_spe(struct task_struct *);
 131 extern void load_up_spe(struct task_struct *);
 132 extern int fix_alignment(struct pt_regs *);
 133 extern void cvt_fd(float *from, double *to, struct thread_struct *thread);
 134 extern void cvt_df(double *from, float *to, struct thread_struct *thread);
 135
 136 #ifndef CONFIG_SMP
 137 extern void discard_lazy_cpu_state(void);
 138 #else
 139 static inline void discard_lazy_cpu_state(void)
 140 {
 141 }
 142 #endif
 143
 144 #ifdef CONFIG_ALTIVEC
 145 extern void flush_altivec_to_thread(struct task_struct *);
 146 #else
 147 static inline void flush_altivec_to_thread(struct task_struct *t)
 148 {
 149 }
 150 #endif
 151
 152 #ifdef CONFIG_SPE
 153 extern void flush_spe_to_thread(struct task_struct *);
 154 #else
 155 static inline void flush_spe_to_thread(struct task_struct *t)
 156 {
 157 }
 158 #endif
 159
 160 extern int call_rtas(const char *, int, int, unsigned long *, ...);
 161 extern void cacheable_memzero(void *p, unsigned int nb);
 162 extern void *cacheable_memcpy(void *, const void *, unsigned int);
 163 extern int do_page_fault(struct pt_regs *, unsigned long, unsigned long);
 164 extern void bad_page_fault(struct pt_regs *, unsigned long, int);
 165 extern int die(const char *, struct pt_regs *, long);
 166 extern void _exception(int, struct pt_regs *, int, unsigned long);
 167 #ifdef CONFIG_BOOKE_WDT
 168 extern u32 booke_wdt_enabled;
 169 extern u32 booke_wdt_period;
 170 #endif /* CONFIG_BOOKE_WDT */
 171
 172 /* EBCDIC -> ASCII conversion for [0-9A-Z] on iSeries */
 173 extern unsigned char e2a(unsigned char);
 174
 175 struct device_node;
 176 extern void note_scsi_host(struct device_node *, void *);
 177
 178 extern struct task_struct *__switch_to(struct task_struct *,
 179         struct task_struct *);
 180 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
 181
 182 struct thread_struct;
 183 extern struct task_struct *_switch(struct thread_struct *prev,
 184                                    struct thread_struct *next);
 185
 186 extern unsigned int rtas_data;
 187 extern int mem_init_done;       /* set on boot once kmalloc can be called */
 188 extern unsigned long memory_limit;
 189 extern unsigned long klimit;
 190
 191 extern int powersave_nap;       /* set if nap mode can be used in idle loop */
 192
 193 /*
 194  * Atomic exchange
 195  *
 196  * Changes the memory location '*ptr' to be val and returns
 197  * the previous value stored there.
 198  */
 199 static __inline__ unsigned long
 200 __xchg_u32(volatile void *p, unsigned long val)
 201 {
 202         unsigned long prev;
 203
 204         __asm__ __volatile__(
 205         EIEIO_ON_SMP
 206 "1:     lwarx   %0,0,%2 \n"
 207         PPC405_ERR77(0,%2)
 208 "       stwcx.  %3,0,%2 \n\
 209         bne-    1b"
 210         ISYNC_ON_SMP
 211         : "=&r" (prev), "=m" (*(volatile unsigned int *)p)
 212         : "r" (p), "r" (val), "m" (*(volatile unsigned int *)p)
 213         : "cc", "memory");
 214
 215         return prev;
 216 }
 217
 218 #ifdef CONFIG_PPC64
 219 static __inline__ unsigned long
 220 __xchg_u64(volatile void *p, unsigned long val)
 221 {
 222         unsigned long prev;
 223
 224         __asm__ __volatile__(
 225         EIEIO_ON_SMP
 226 "1:     ldarx   %0,0,%2 \n"
 227         PPC405_ERR77(0,%2)
 228 "       stdcx.  %3,0,%2 \n\
 229         bne-    1b"
 230         ISYNC_ON_SMP
 231         : "=&r" (prev), "=m" (*(volatile unsigned long *)p)
 232         : "r" (p), "r" (val), "m" (*(volatile unsigned long *)p)
 233         : "cc", "memory");
 234
 235         return prev;
 236 }
 237 #endif
 238
 239 /*
 240  * This function doesn't exist, so you'll get a linker error
 241  * if something tries to do an invalid xchg().
 242  */
 243 extern void __xchg_called_with_bad_pointer(void);
 244
 245 static __inline__ unsigned long
 246 __xchg(volatile void *ptr, unsigned long x, unsigned int size)
 247 {
 248         switch (size) {
 249         case 4:
 250                 return __xchg_u32(ptr, x);
 251 #ifdef CONFIG_PPC64
 252         case 8:
 253                 return __xchg_u64(ptr, x);
 254 #endif
 255         }
 256         __xchg_called_with_bad_pointer();
 257         return x;
 258 }
 259
 260 #define xchg(ptr,x)                                                          \
 261   ({                                                                         \
 262      __typeof__(*(ptr)) _x_ = (x);                                           \
 263      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
 264   })
 265
 266 #define tas(ptr) (xchg((ptr),1))
 267
 268 /*
 269  * Compare and exchange - if *p == old, set it to new,
 270  * and return the old value of *p.
 271  */
 272 #define __HAVE_ARCH_CMPXCHG     1
 273
 274 static __inline__ unsigned long
 275 __cmpxchg_u32(volatile unsigned int *p, unsigned long old, unsigned long new)
 276 {
 277         unsigned int prev;
 278
 279         __asm__ __volatile__ (
 280         EIEIO_ON_SMP
 281 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 282         cmpw    0,%0,%3\n\
 283         bne-    2f\n"
 284         PPC405_ERR77(0,%2)
 285 "       stwcx.  %4,0,%2\n\
 286         bne-    1b"
 287         ISYNC_ON_SMP
 288         "\n\
 289 2:"
 290         : "=&r" (prev), "=m" (*p)
 291         : "r" (p), "r" (old), "r" (new), "m" (*p)
 292         : "cc", "memory");
 293
 294         return prev;
 295 }
 296
 297 #ifdef CONFIG_PPC64
 298 static __inline__ unsigned long
 299 __cmpxchg_u64(volatile unsigned long *p, unsigned long old, unsigned long new)
 300 {
 301         unsigned long prev;
 302
 303         __asm__ __volatile__ (
 304         EIEIO_ON_SMP
 305 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 306         cmpd    0,%0,%3\n\
 307         bne-    2f\n\
 308         stdcx.  %4,0,%2\n\
 309         bne-    1b"
 310         ISYNC_ON_SMP
 311         "\n\
 312 2:"
 313         : "=&r" (prev), "=m" (*p)
 314         : "r" (p), "r" (old), "r" (new), "m" (*p)
 315         : "cc", "memory");
 316
 317         return prev;
 318 }
 319 #endif
 320
 321 /* This function doesn't exist, so you'll get a linker error
 322    if something tries to do an invalid cmpxchg().  */
 323 extern void __cmpxchg_called_with_bad_pointer(void);
 324
 325 static __inline__ unsigned long
 326 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new,
 327           unsigned int size)
 328 {
 329         switch (size) {
 330         case 4:
 331                 return __cmpxchg_u32(ptr, old, new);
 332 #ifdef CONFIG_PPC64
 333         case 8:
 334                 return __cmpxchg_u64(ptr, old, new);
 335 #endif
 336         }
 337         __cmpxchg_called_with_bad_pointer();
 338         return old;
 339 }
 340
 341 #define cmpxchg(ptr,o,n)                                                 \
 342   ({                                                                     \
 343      __typeof__(*(ptr)) _o_ = (o);                                       \
 344      __typeof__(*(ptr)) _n_ = (n);                                       \
 345      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
 346                                     (unsigned long)_n_, sizeof(*(ptr))); \
 347   })
 348
 349 #ifdef CONFIG_PPC64
 350 /*
 351  * We handle most unaligned accesses in hardware. On the other hand
 352  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
 353  * powers of 2 writes until it reaches sufficient alignment).
 354  *
 355  * Based on this we disable the IP header alignment in network drivers.
 356  */
 357 #define NET_IP_ALIGN   0
 358 #endif
 359
 360 #define arch_align_stack(x) (x)
 361
 362 /* Used in very early kernel initialization. */
 363 extern unsigned long reloc_offset(void);
 364 extern unsigned long add_reloc_offset(unsigned long);
 365 extern void reloc_got2(unsigned long);
 366
 367 #define PTRRELOC(x)     ((typeof(x)) add_reloc_offset((unsigned long)(x)))
 368
 369 static inline void create_instruction(unsigned long addr, unsigned int instr)
 370 {
 371         unsigned int *p;
 372         p  = (unsigned int *)addr;
 373         *p = instr;
 374         asm ("dcbst 0, %0; sync; icbi 0,%0; sync; isync" : : "r" (p));
 375 }
 376
 377 /* Flags for create_branch:
 378  * "b"   == create_branch(addr, target, 0);
 379  * "ba"  == create_branch(addr, target, BRANCH_ABSOLUTE);
 380  * "bl"  == create_branch(addr, target, BRANCH_SET_LINK);
 381  * "bla" == create_branch(addr, target, BRANCH_ABSOLUTE | BRANCH_SET_LINK);
 382  */
 383 #define BRANCH_SET_LINK 0x1
 384 #define BRANCH_ABSOLUTE 0x2
 385
 386 static inline void create_branch(unsigned long addr,
 387                 unsigned long target, int flags)
 388 {
 389         unsigned int instruction;
 390
 391         if (! (flags & BRANCH_ABSOLUTE))
 392                 target = target - addr;
 393
 394         /* Mask out the flags and target, so they don't step on each other. */
 395         instruction = 0x48000000 | (flags & 0x3) | (target & 0x03FFFFFC);
 396
 397         create_instruction(addr, instruction);
 398 }
 399
 400 static inline void create_function_call(unsigned long addr, void * func)
 401 {
 402         unsigned long func_addr;
 403
 404 #ifdef CONFIG_PPC64
 405         /*
 406          * On PPC64 the function pointer actually points to the function's
 407          * descriptor. The first entry in the descriptor is the address
 408          * of the function text.
 409          */
 410         func_addr = *(unsigned long *)func;
 411 #else
 412         func_addr = (unsigned long)func;
 413 #endif
 414         create_branch(addr, func_addr, BRANCH_SET_LINK);
 415 }
 416
 417 #endif /* __KERNEL__ */
 418 #endif /* _ASM_POWERPC_SYSTEM_H */