err.no Git - linux-2.6/blob - include/asm-powerpc/pci-bridge.h

   1 #ifndef _ASM_POWERPC_PCI_BRIDGE_H
   2 #define _ASM_POWERPC_PCI_BRIDGE_H
   3 #ifdef __KERNEL__
   4
   5 #ifndef CONFIG_PPC64
   6 #include <linux/ioport.h>
   7 #include <linux/pci.h>
   8
   9 struct device_node;
  10 struct pci_controller;
  11
  12 /*
  13  * pci_io_base returns the memory address at which you can access
  14  * the I/O space for PCI bus number `bus' (or NULL on error).
  15  */
  16 extern void __iomem *pci_bus_io_base(unsigned int bus);
  17 extern unsigned long pci_bus_io_base_phys(unsigned int bus);
  18 extern unsigned long pci_bus_mem_base_phys(unsigned int bus);
  19
  20 /* Allocate a new PCI host bridge structure */
  21 extern struct pci_controller* pcibios_alloc_controller(void);
  22
  23 /* Helper function for setting up resources */
  24 extern void pci_init_resource(struct resource *res, resource_size_t start,
  25                               resource_size_t end, int flags, char *name);
  26
  27 /* Get the PCI host controller for a bus */
  28 extern struct pci_controller* pci_bus_to_hose(int bus);
  29
  30 /*
  31  * Structure of a PCI controller (host bridge)
  32  */
  33 struct pci_controller {
  34         struct pci_bus *bus;
  35         void *arch_data;
  36         int index;                      /* PCI domain number */
  37         struct pci_controller *next;
  38         struct device *parent;
  39
  40         int first_busno;
  41         int last_busno;
  42         int self_busno;
  43
  44         void __iomem *io_base_virt;
  45         resource_size_t io_base_phys;
  46
  47         /* Some machines (PReP) have a non 1:1 mapping of
  48          * the PCI memory space in the CPU bus space
  49          */
  50         resource_size_t pci_mem_offset;
  51
  52         struct pci_ops *ops;
  53         volatile unsigned int __iomem *cfg_addr;
  54         volatile void __iomem *cfg_data;
  55
  56         /*
  57          * Used for variants of PCI indirect handling and possible quirks:
  58          *  SET_CFG_TYPE - used on 4xx or any PHB that does explicit type0/1
  59          *  EXT_REG - provides access to PCI-e extended registers
  60          *  SURPRESS_PRIMARY_BUS - we surpress the setting of PCI_PRIMARY_BUS
  61          *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
  62          *   to determine which bus number to match on when generating type0
  63          *   config cycles
  64          */
  65 #define PPC_INDIRECT_TYPE_SET_CFG_TYPE          (0x00000001)
  66 #define PPC_INDIRECT_TYPE_EXT_REG               (0x00000002)
  67 #define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS  (0x00000004)
  68         u32 indirect_type;
  69
  70         /* Currently, we limit ourselves to 1 IO range and 3 mem
  71          * ranges since the common pci_bus structure can't handle more
  72          */
  73         struct resource io_resource;
  74         struct resource mem_resources[3];
  75 };
  76
  77 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
  78 {
  79         return bus->sysdata;
  80 }
  81
  82 /* These are used for config access before all the PCI probing
  83    has been done. */
  84 int early_read_config_byte(struct pci_controller *hose, int bus, int dev_fn,
  85                            int where, u8 *val);
  86 int early_read_config_word(struct pci_controller *hose, int bus, int dev_fn,
  87                            int where, u16 *val);
  88 int early_read_config_dword(struct pci_controller *hose, int bus, int dev_fn,
  89                             int where, u32 *val);
  90 int early_write_config_byte(struct pci_controller *hose, int bus, int dev_fn,
  91                             int where, u8 val);
  92 int early_write_config_word(struct pci_controller *hose, int bus, int dev_fn,
  93                             int where, u16 val);
  94 int early_write_config_dword(struct pci_controller *hose, int bus, int dev_fn,
  95                              int where, u32 val);
  96
  97 extern void setup_indirect_pci_nomap(struct pci_controller* hose,
  98                                void __iomem *cfg_addr, void __iomem *cfg_data);
  99 extern void setup_indirect_pci(struct pci_controller* hose,
 100                                u32 cfg_addr, u32 cfg_data);
 101 extern void setup_grackle(struct pci_controller *hose);
 102
 103 #else
 104
 105 #include <linux/pci.h>
 106 #include <linux/list.h>
 107
 108 /*
 109  * This program is free software; you can redistribute it and/or
 110  * modify it under the terms of the GNU General Public License
 111  * as published by the Free Software Foundation; either version
 112  * 2 of the License, or (at your option) any later version.
 113  */
 114
 115 /*
 116  * Structure of a PCI controller (host bridge)
 117  */
 118 struct pci_controller {
 119         struct pci_bus *bus;
 120         char is_dynamic;
 121         int node;
 122         void *arch_data;
 123         struct list_head list_node;
 124         struct device *parent;
 125
 126         int first_busno;
 127         int last_busno;
 128
 129         void __iomem *io_base_virt;
 130         void *io_base_alloc;
 131         resource_size_t io_base_phys;
 132
 133         /* Some machines have a non 1:1 mapping of
 134          * the PCI memory space in the CPU bus space
 135          */
 136         resource_size_t pci_mem_offset;
 137         unsigned long pci_io_size;
 138
 139         struct pci_ops *ops;
 140         volatile unsigned int __iomem *cfg_addr;
 141         volatile void __iomem *cfg_data;
 142
 143         /* Currently, we limit ourselves to 1 IO range and 3 mem
 144          * ranges since the common pci_bus structure can't handle more
 145          */
 146         struct resource io_resource;
 147         struct resource mem_resources[3];
 148         int global_number;
 149         unsigned long buid;
 150         unsigned long dma_window_base_cur;
 151         unsigned long dma_window_size;
 152
 153         void *private_data;
 154 };
 155
 156 /*
 157  * PCI stuff, for nodes representing PCI devices, pointed to
 158  * by device_node->data.
 159  */
 160 struct pci_controller;
 161 struct iommu_table;
 162
 163 struct pci_dn {
 164         int     busno;                  /* pci bus number */
 165         int     bussubno;               /* pci subordinate bus number */
 166         int     devfn;                  /* pci device and function number */
 167         int     class_code;             /* pci device class */
 168
 169         struct  pci_controller *phb;    /* for pci devices */
 170         struct  iommu_table *iommu_table;       /* for phb's or bridges */
 171         struct  pci_dev *pcidev;        /* back-pointer to the pci device */
 172         struct  device_node *node;      /* back-pointer to the device_node */
 173
 174         int     pci_ext_config_space;   /* for pci devices */
 175
 176 #ifdef CONFIG_EEH
 177         int     eeh_mode;               /* See eeh.h for possible EEH_MODEs */
 178         int     eeh_config_addr;
 179         int     eeh_pe_config_addr; /* new-style partition endpoint address */
 180         int     eeh_check_count;        /* # times driver ignored error */
 181         int     eeh_freeze_count;       /* # times this device froze up. */
 182         int     eeh_false_positives;    /* # times this device reported #ff's */
 183         u32     config_space[16];       /* saved PCI config space */
 184 #endif
 185 };
 186
 187 /* Get the pointer to a device_node's pci_dn */
 188 #define PCI_DN(dn)      ((struct pci_dn *) (dn)->data)
 189
 190 struct device_node *fetch_dev_dn(struct pci_dev *dev);
 191
 192 /* Get a device_node from a pci_dev.  This code must be fast except
 193  * in the case where the sysdata is incorrect and needs to be fixed
 194  * up (this will only happen once).
 195  * In this case the sysdata will have been inherited from a PCI host
 196  * bridge or a PCI-PCI bridge further up the tree, so it will point
 197  * to a valid struct pci_dn, just not the one we want.
 198  */
 199 static inline struct device_node *pci_device_to_OF_node(struct pci_dev *dev)
 200 {
 201         struct device_node *dn = dev->sysdata;
 202         struct pci_dn *pdn = dn->data;
 203
 204         if (pdn && pdn->devfn == dev->devfn && pdn->busno == dev->bus->number)
 205                 return dn;      /* fast path.  sysdata is good */
 206         return fetch_dev_dn(dev);
 207 }
 208
 209 static inline int pci_device_from_OF_node(struct device_node *np,
 210                                           u8 *bus, u8 *devfn)
 211 {
 212         if (!PCI_DN(np))
 213                 return -ENODEV;
 214         *bus = PCI_DN(np)->busno;
 215         *devfn = PCI_DN(np)->devfn;
 216         return 0;
 217 }
 218
 219 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
 220 {
 221         if (bus->self)
 222                 return pci_device_to_OF_node(bus->self);
 223         else
 224                 return bus->sysdata; /* Must be root bus (PHB) */
 225 }
 226
 227 /** Find the bus corresponding to the indicated device node */
 228 struct pci_bus * pcibios_find_pci_bus(struct device_node *dn);
 229
 230 /** Remove all of the PCI devices under this bus */
 231 void pcibios_remove_pci_devices(struct pci_bus *bus);
 232
 233 /** Discover new pci devices under this bus, and add them */
 234 void pcibios_add_pci_devices(struct pci_bus * bus);
 235 void pcibios_fixup_new_pci_devices(struct pci_bus *bus, int fix_bus);
 236
 237 extern int pcibios_remove_root_bus(struct pci_controller *phb);
 238
 239 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
 240 {
 241         struct device_node *busdn = bus->sysdata;
 242
 243         BUG_ON(busdn == NULL);
 244         return PCI_DN(busdn)->phb;
 245 }
 246
 247 extern struct pci_controller *
 248 pcibios_alloc_controller(struct device_node *dev);
 249 extern void pcibios_free_controller(struct pci_controller *phb);
 250
 251 extern void isa_bridge_find_early(struct pci_controller *hose);
 252
 253 extern int pcibios_unmap_io_space(struct pci_bus *bus);
 254 extern int pcibios_map_io_space(struct pci_bus *bus);
 255
 256 /* Return values for ppc_md.pci_probe_mode function */
 257 #define PCI_PROBE_NONE          -1      /* Don't look at this bus at all */
 258 #define PCI_PROBE_NORMAL        0       /* Do normal PCI probing */
 259 #define PCI_PROBE_DEVTREE       1       /* Instantiate from device tree */
 260
 261 #ifdef CONFIG_NUMA
 262 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = (NODE))
 263 #else
 264 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = -1)
 265 #endif
 266
 267 #endif /* CONFIG_PPC64 */
 268
 269 /* Get the PCI host controller for an OF device */
 270 extern struct pci_controller*
 271 pci_find_hose_for_OF_device(struct device_node* node);
 272
 273 /* Fill up host controller resources from the OF node */
 274 extern void
 275 pci_process_bridge_OF_ranges(struct pci_controller *hose,
 276                            struct device_node *dev, int primary);
 277
 278 #ifdef CONFIG_PCI
 279 extern unsigned long pci_address_to_pio(phys_addr_t address);
 280 #else
 281 static inline unsigned long pci_address_to_pio(phys_addr_t address)
 282 {
 283         return (unsigned long)-1;
 284 }
 285 #endif
 286
 287
 288
 289 #endif /* __KERNEL__ */
 290 #endif