err.no Git - linux-2.6/blob - include/asm-powerpc/pci-bridge.h

   1 #ifndef _ASM_POWERPC_PCI_BRIDGE_H
   2 #define _ASM_POWERPC_PCI_BRIDGE_H
   3 #ifdef __KERNEL__
   4 /*
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version
   8  * 2 of the License, or (at your option) any later version.
   9  */
  10 #include <linux/pci.h>
  11 #include <linux/list.h>
  12 #include <linux/ioport.h>
  13
  14 struct device_node;
  15
  16 /*
  17  * Structure of a PCI controller (host bridge)
  18  */
  19 struct pci_controller {
  20         struct pci_bus *bus;
  21         char is_dynamic;
  22 #ifdef CONFIG_PPC64
  23         int node;
  24 #endif
  25         struct device_node *dn;
  26         struct list_head list_node;
  27         struct device *parent;
  28
  29         int first_busno;
  30         int last_busno;
  31 #ifndef CONFIG_PPC64
  32         int self_busno;
  33 #endif
  34
  35         void __iomem *io_base_virt;
  36 #ifdef CONFIG_PPC64
  37         void *io_base_alloc;
  38 #endif
  39         resource_size_t io_base_phys;
  40 #ifndef CONFIG_PPC64
  41         resource_size_t pci_io_size;
  42 #endif
  43
  44         /* Some machines (PReP) have a non 1:1 mapping of
  45          * the PCI memory space in the CPU bus space
  46          */
  47         resource_size_t pci_mem_offset;
  48 #ifdef CONFIG_PPC64
  49         unsigned long pci_io_size;
  50 #endif
  51
  52         struct pci_ops *ops;
  53         volatile unsigned int __iomem *cfg_addr;
  54         volatile void __iomem *cfg_data;
  55
  56 #ifndef CONFIG_PPC64
  57         /*
  58          * Used for variants of PCI indirect handling and possible quirks:
  59          *  SET_CFG_TYPE - used on 4xx or any PHB that does explicit type0/1
  60          *  EXT_REG - provides access to PCI-e extended registers
  61          *  SURPRESS_PRIMARY_BUS - we surpress the setting of PCI_PRIMARY_BUS
  62          *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
  63          *   to determine which bus number to match on when generating type0
  64          *   config cycles
  65          *  NO_PCIE_LINK - the Freescale PCI-e controllers have issues with
  66          *   hanging if we don't have link and try to do config cycles to
  67          *   anything but the PHB.  Only allow talking to the PHB if this is
  68          *   set.
  69          *  BIG_ENDIAN - cfg_addr is a big endian register
  70          */
  71 #define PPC_INDIRECT_TYPE_SET_CFG_TYPE          0x00000001
  72 #define PPC_INDIRECT_TYPE_EXT_REG               0x00000002
  73 #define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS  0x00000004
  74 #define PPC_INDIRECT_TYPE_NO_PCIE_LINK          0x00000008
  75 #define PPC_INDIRECT_TYPE_BIG_ENDIAN            0x00000010
  76         u32 indirect_type;
  77 #endif  /* !CONFIG_PPC64 */
  78         /* Currently, we limit ourselves to 1 IO range and 3 mem
  79          * ranges since the common pci_bus structure can't handle more
  80          */
  81         struct resource io_resource;
  82         struct resource mem_resources[3];
  83         int global_number;              /* PCI domain number */
  84 #ifdef CONFIG_PPC64
  85         unsigned long buid;
  86         unsigned long dma_window_base_cur;
  87         unsigned long dma_window_size;
  88
  89         void *private_data;
  90 #endif  /* CONFIG_PPC64 */
  91 };
  92
  93 #ifndef CONFIG_PPC64
  94
  95 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
  96 {
  97         return bus->sysdata;
  98 }
  99
 100 static inline int isa_vaddr_is_ioport(void __iomem *address)
 101 {
 102         /* No specific ISA handling on ppc32 at this stage, it
 103          * all goes through PCI
 104          */
 105         return 0;
 106 }
 107
 108 /* These are used for config access before all the PCI probing
 109    has been done. */
 110 extern int early_read_config_byte(struct pci_controller *hose, int bus,
 111                         int dev_fn, int where, u8 *val);
 112 extern int early_read_config_word(struct pci_controller *hose, int bus,
 113                         int dev_fn, int where, u16 *val);
 114 extern int early_read_config_dword(struct pci_controller *hose, int bus,
 115                         int dev_fn, int where, u32 *val);
 116 extern int early_write_config_byte(struct pci_controller *hose, int bus,
 117                         int dev_fn, int where, u8 val);
 118 extern int early_write_config_word(struct pci_controller *hose, int bus,
 119                         int dev_fn, int where, u16 val);
 120 extern int early_write_config_dword(struct pci_controller *hose, int bus,
 121                         int dev_fn, int where, u32 val);
 122
 123 extern int early_find_capability(struct pci_controller *hose, int bus,
 124                                  int dev_fn, int cap);
 125
 126 extern void setup_indirect_pci(struct pci_controller* hose,
 127                                resource_size_t cfg_addr,
 128                                resource_size_t cfg_data, u32 flags);
 129 extern void setup_grackle(struct pci_controller *hose);
 130 extern void __init update_bridge_resource(struct pci_dev *dev,
 131                                           struct resource *res);
 132
 133 #else   /* CONFIG_PPC64 */
 134
 135 /*
 136  * PCI stuff, for nodes representing PCI devices, pointed to
 137  * by device_node->data.
 138  */
 139 struct iommu_table;
 140
 141 struct pci_dn {
 142         int     busno;                  /* pci bus number */
 143         int     bussubno;               /* pci subordinate bus number */
 144         int     devfn;                  /* pci device and function number */
 145         int     class_code;             /* pci device class */
 146
 147         struct  pci_controller *phb;    /* for pci devices */
 148         struct  iommu_table *iommu_table;       /* for phb's or bridges */
 149         struct  pci_dev *pcidev;        /* back-pointer to the pci device */
 150         struct  device_node *node;      /* back-pointer to the device_node */
 151
 152         int     pci_ext_config_space;   /* for pci devices */
 153
 154 #ifdef CONFIG_EEH
 155         int     eeh_mode;               /* See eeh.h for possible EEH_MODEs */
 156         int     eeh_config_addr;
 157         int     eeh_pe_config_addr; /* new-style partition endpoint address */
 158         int     eeh_check_count;        /* # times driver ignored error */
 159         int     eeh_freeze_count;       /* # times this device froze up. */
 160         int     eeh_false_positives;    /* # times this device reported #ff's */
 161         u32     config_space[16];       /* saved PCI config space */
 162 #endif
 163 };
 164
 165 /* Get the pointer to a device_node's pci_dn */
 166 #define PCI_DN(dn)      ((struct pci_dn *) (dn)->data)
 167
 168 extern struct device_node *fetch_dev_dn(struct pci_dev *dev);
 169
 170 /* Get a device_node from a pci_dev.  This code must be fast except
 171  * in the case where the sysdata is incorrect and needs to be fixed
 172  * up (this will only happen once).
 173  * In this case the sysdata will have been inherited from a PCI host
 174  * bridge or a PCI-PCI bridge further up the tree, so it will point
 175  * to a valid struct pci_dn, just not the one we want.
 176  */
 177 static inline struct device_node *pci_device_to_OF_node(struct pci_dev *dev)
 178 {
 179         struct device_node *dn = dev->sysdata;
 180         struct pci_dn *pdn = dn->data;
 181
 182         if (pdn && pdn->devfn == dev->devfn && pdn->busno == dev->bus->number)
 183                 return dn;      /* fast path.  sysdata is good */
 184         return fetch_dev_dn(dev);
 185 }
 186
 187 static inline int pci_device_from_OF_node(struct device_node *np,
 188                                           u8 *bus, u8 *devfn)
 189 {
 190         if (!PCI_DN(np))
 191                 return -ENODEV;
 192         *bus = PCI_DN(np)->busno;
 193         *devfn = PCI_DN(np)->devfn;
 194         return 0;
 195 }
 196
 197 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
 198 {
 199         if (bus->self)
 200                 return pci_device_to_OF_node(bus->self);
 201         else
 202                 return bus->sysdata; /* Must be root bus (PHB) */
 203 }
 204
 205 /** Find the bus corresponding to the indicated device node */
 206 extern struct pci_bus *pcibios_find_pci_bus(struct device_node *dn);
 207
 208 /** Remove all of the PCI devices under this bus */
 209 extern void pcibios_remove_pci_devices(struct pci_bus *bus);
 210
 211 /** Discover new pci devices under this bus, and add them */
 212 extern void pcibios_add_pci_devices(struct pci_bus *bus);
 213 extern void pcibios_fixup_new_pci_devices(struct pci_bus *bus, int fix_bus);
 214
 215 extern int pcibios_remove_root_bus(struct pci_controller *phb);
 216
 217 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
 218 {
 219         struct device_node *busdn = bus->sysdata;
 220
 221         BUG_ON(busdn == NULL);
 222         return PCI_DN(busdn)->phb;
 223 }
 224
 225
 226 extern void isa_bridge_find_early(struct pci_controller *hose);
 227
 228 static inline int isa_vaddr_is_ioport(void __iomem *address)
 229 {
 230         /* Check if address hits the reserved legacy IO range */
 231         unsigned long ea = (unsigned long)address;
 232         return ea >= ISA_IO_BASE && ea < ISA_IO_END;
 233 }
 234
 235 extern int pcibios_unmap_io_space(struct pci_bus *bus);
 236 extern int pcibios_map_io_space(struct pci_bus *bus);
 237
 238 /* Return values for ppc_md.pci_probe_mode function */
 239 #define PCI_PROBE_NONE          -1      /* Don't look at this bus at all */
 240 #define PCI_PROBE_NORMAL        0       /* Do normal PCI probing */
 241 #define PCI_PROBE_DEVTREE       1       /* Instantiate from device tree */
 242
 243 #ifdef CONFIG_NUMA
 244 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = (NODE))
 245 #else
 246 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = -1)
 247 #endif
 248
 249 #endif  /* CONFIG_PPC64 */
 250
 251 /* Get the PCI host controller for an OF device */
 252 extern struct pci_controller *pci_find_hose_for_OF_device(
 253                         struct device_node* node);
 254
 255 /* Fill up host controller resources from the OF node */
 256 extern void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 257                         struct device_node *dev, int primary);
 258
 259 /* Allocate & free a PCI host bridge structure */
 260 extern struct pci_controller *pcibios_alloc_controller(struct device_node *dev);
 261 extern void pcibios_free_controller(struct pci_controller *phb);
 262
 263 #ifdef CONFIG_PCI
 264 extern unsigned long pci_address_to_pio(phys_addr_t address);
 265 extern int pcibios_vaddr_is_ioport(void __iomem *address);
 266 #else
 267 static inline unsigned long pci_address_to_pio(phys_addr_t address)
 268 {
 269         return (unsigned long)-1;
 270 }
 271 static inline int pcibios_vaddr_is_ioport(void __iomem *address)
 272 {
 273         return 0;
 274 }
 275 #endif  /* CONFIG_PCI */
 276
 277 #endif  /* __KERNEL__ */
 278 #endif  /* _ASM_POWERPC_PCI_BRIDGE_H */