err.no Git - linux-2.6/blob - include/asm-powerpc/paca.h

   1 /*
   2  * include/asm-powerpc/paca.h
   3  *
   4  * This control block defines the PACA which defines the processor
   5  * specific data for each logical processor on the system.
   6  * There are some pointers defined that are utilized by PLIC.
   7  *
   8  * C 2001 PPC 64 Team, IBM Corp
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License
  12  * as published by the Free Software Foundation; either version
  13  * 2 of the License, or (at your option) any later version.
  14  */
  15 #ifndef _ASM_POWERPC_PACA_H
  16 #define _ASM_POWERPC_PACA_H
  17
  18 #include        <linux/config.h>
  19 #include        <asm/types.h>
  20 #include        <asm/lppaca.h>
  21 #include        <asm/mmu.h>
  22
  23 register struct paca_struct *local_paca asm("r13");
  24 #define get_paca()      local_paca
  25
  26 struct task_struct;
  27
  28 /*
  29  * Defines the layout of the paca.
  30  *
  31  * This structure is not directly accessed by firmware or the service
  32  * processor except for the first two pointers that point to the
  33  * lppaca area and the ItLpRegSave area for this CPU.  The lppaca
  34  * object is currently contained within the PACA but it doesn't need
  35  * to be.
  36  */
  37 struct paca_struct {
  38         /*
  39          * Because hw_cpu_id, unlike other paca fields, is accessed
  40          * routinely from other CPUs (from the IRQ code), we stick to
  41          * read-only (after boot) fields in the first cacheline to
  42          * avoid cacheline bouncing.
  43          */
  44
  45         /*
  46          * MAGIC: These first two pointers can't be moved - they're
  47          * accessed by the firmware
  48          */
  49         struct lppaca *lppaca_ptr;      /* Pointer to LpPaca for PLIC */
  50 #ifdef CONFIG_PPC_ISERIES
  51         void *reg_save_ptr; /* Pointer to LpRegSave for PLIC */
  52 #endif /* CONFIG_PPC_ISERIES */
  53
  54         /*
  55          * MAGIC: the spinlock functions in arch/ppc64/lib/locks.c
  56          * load lock_token and paca_index with a single lwz
  57          * instruction.  They must travel together and be properly
  58          * aligned.
  59          */
  60         u16 lock_token;                 /* Constant 0x8000, used in locks */
  61         u16 paca_index;                 /* Logical processor number */
  62
  63         u32 default_decr;               /* Default decrementer value */
  64         u64 kernel_toc;                 /* Kernel TOC address */
  65         u64 stab_real;                  /* Absolute address of segment table */
  66         u64 stab_addr;                  /* Virtual address of segment table */
  67         void *emergency_sp;             /* pointer to emergency stack */
  68         s16 hw_cpu_id;                  /* Physical processor number */
  69         u8 cpu_start;                   /* At startup, processor spins until */
  70                                         /* this becomes non-zero. */
  71
  72         /*
  73          * Now, starting in cacheline 2, the exception save areas
  74          */
  75         /* used for most interrupts/exceptions */
  76         u64 exgen[10] __attribute__((aligned(0x80)));
  77         u64 exmc[10];           /* used for machine checks */
  78         u64 exslb[10];          /* used for SLB/segment table misses
  79                                  * on the linear mapping */
  80 #ifdef CONFIG_PPC_64K_PAGES
  81         pgd_t *pgdir;
  82 #endif /* CONFIG_PPC_64K_PAGES */
  83
  84         mm_context_t context;
  85         u16 slb_cache[SLB_CACHE_ENTRIES];
  86         u16 slb_cache_ptr;
  87
  88         /*
  89          * then miscellaneous read-write fields
  90          */
  91         struct task_struct *__current;  /* Pointer to current */
  92         u64 kstack;                     /* Saved Kernel stack addr */
  93         u64 stab_rr;                    /* stab/slb round-robin counter */
  94         u64 next_jiffy_update_tb;       /* TB value for next jiffy update */
  95         u64 saved_r1;                   /* r1 save for RTAS calls */
  96         u64 saved_msr;                  /* MSR saved here by enter_rtas */
  97         u8 proc_enabled;                /* irq soft-enable flag */
  98
  99         /* not yet used */
 100         u64 exdsi[8];           /* used for linear mapping hash table misses */
 101
 102         /*
 103          * iSeries structure which the hypervisor knows about -
 104          * this structure should not cross a page boundary.
 105          * The vpa_init/register_vpa call is now known to fail if the
 106          * lppaca structure crosses a page boundary.
 107          * The lppaca is also used on POWER5 pSeries boxes.
 108          * The lppaca is 640 bytes long, and cannot readily change
 109          * since the hypervisor knows its layout, so a 1kB
 110          * alignment will suffice to ensure that it doesn't
 111          * cross a page boundary.
 112          */
 113         struct lppaca lppaca __attribute__((__aligned__(0x400)));
 114 };
 115
 116 extern struct paca_struct paca[];
 117
 118 #endif /* _ASM_POWERPC_PACA_H */