err.no Git - linux-2.6/blob - include/asm-mips/pgtable-32.h

   1 /*
   2  * This file is subject to the terms and conditions of the GNU General Public
   3  * License.  See the file "COPYING" in the main directory of this archive
   4  * for more details.
   5  *
   6  * Copyright (C) 1994, 95, 96, 97, 98, 99, 2000, 2003 Ralf Baechle
   7  * Copyright (C) 1999, 2000, 2001 Silicon Graphics, Inc.
   8  */
   9 #ifndef _ASM_PGTABLE_32_H
  10 #define _ASM_PGTABLE_32_H
  11
  12 #include <linux/config.h>
  13 #include <asm/addrspace.h>
  14 #include <asm/page.h>
  15
  16 #include <linux/linkage.h>
  17 #include <asm/cachectl.h>
  18 #include <asm/fixmap.h>
  19
  20 #include <asm-generic/pgtable-nopmd.h>
  21
  22 /*
  23  * - add_wired_entry() add a fixed TLB entry, and move wired register
  24  */
  25 extern void add_wired_entry(unsigned long entrylo0, unsigned long entrylo1,
  26                                unsigned long entryhi, unsigned long pagemask);
  27
  28 /*
  29  * - add_temporary_entry() add a temporary TLB entry. We use TLB entries
  30  *      starting at the top and working down. This is for populating the
  31  *      TLB before trap_init() puts the TLB miss handler in place. It
  32  *      should be used only for entries matching the actual page tables,
  33  *      to prevent inconsistencies.
  34  */
  35 extern int add_temporary_entry(unsigned long entrylo0, unsigned long entrylo1,
  36                                unsigned long entryhi, unsigned long pagemask);
  37
  38
  39 /* Basically we have the same two-level (which is the logical three level
  40  * Linux page table layout folded) page tables as the i386.  Some day
  41  * when we have proper page coloring support we can have a 1% quicker
  42  * tlb refill handling mechanism, but for now it is a bit slower but
  43  * works even with the cache aliasing problem the R4k and above have.
  44  */
  45
  46 /* PMD_SHIFT determines the size of the area a second-level page table can map */
  47 #define PMD_SIZE        (1UL << PMD_SHIFT)
  48 #define PMD_MASK        (~(PMD_SIZE-1))
  49
  50 /* PGDIR_SHIFT determines what a third-level page table entry can map */
  51 #ifdef CONFIG_64BIT_PHYS_ADDR
  52 #define PGDIR_SHIFT     21
  53 #else
  54 #define PGDIR_SHIFT     22
  55 #endif
  56 #define PGDIR_SIZE      (1UL << PGDIR_SHIFT)
  57 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
  58
  59 /*
  60  * Entries per page directory level: we use two-level, so
  61  * we don't really have any PUD/PMD directory physically.
  62  */
  63 #ifdef CONFIG_64BIT_PHYS_ADDR
  64 #define PGD_ORDER       1
  65 #define PUD_ORDER       aieeee_attempt_to_allocate_pud
  66 #define PMD_ORDER       1
  67 #define PTE_ORDER       0
  68 #else
  69 #define PGD_ORDER       0
  70 #define PUD_ORDER       aieeee_attempt_to_allocate_pud
  71 #define PMD_ORDER       1
  72 #define PTE_ORDER       0
  73 #endif
  74
  75 #define PTRS_PER_PGD    ((PAGE_SIZE << PGD_ORDER) / sizeof(pgd_t))
  76 #define PTRS_PER_PTE    ((PAGE_SIZE << PTE_ORDER) / sizeof(pte_t))
  77
  78 #define USER_PTRS_PER_PGD       (0x80000000UL/PGDIR_SIZE)
  79 #define FIRST_USER_ADDRESS      0
  80
  81 #define VMALLOC_START     KSEG2
  82
  83 #ifdef CONFIG_HIGHMEM
  84 # define VMALLOC_END    (PKMAP_BASE-2*PAGE_SIZE)
  85 #else
  86 # define VMALLOC_END    (FIXADDR_START-2*PAGE_SIZE)
  87 #endif
  88
  89 #ifdef CONFIG_64BIT_PHYS_ADDR
  90 #define pte_ERROR(e) \
  91         printk("%s:%d: bad pte %016Lx.\n", __FILE__, __LINE__, pte_val(e))
  92 #else
  93 #define pte_ERROR(e) \
  94         printk("%s:%d: bad pte %08lx.\n", __FILE__, __LINE__, pte_val(e))
  95 #endif
  96 #define pgd_ERROR(e) \
  97         printk("%s:%d: bad pgd %08lx.\n", __FILE__, __LINE__, pgd_val(e))
  98
  99 extern void load_pgd(unsigned long pg_dir);
 100
 101 extern pte_t invalid_pte_table[PAGE_SIZE/sizeof(pte_t)];
 102
 103 /*
 104  * Empty pgd/pmd entries point to the invalid_pte_table.
 105  */
 106 static inline int pmd_none(pmd_t pmd)
 107 {
 108         return pmd_val(pmd) == (unsigned long) invalid_pte_table;
 109 }
 110
 111 #define pmd_bad(pmd)            (pmd_val(pmd) & ~PAGE_MASK)
 112
 113 static inline int pmd_present(pmd_t pmd)
 114 {
 115         return pmd_val(pmd) != (unsigned long) invalid_pte_table;
 116 }
 117
 118 static inline void pmd_clear(pmd_t *pmdp)
 119 {
 120         pmd_val(*pmdp) = ((unsigned long) invalid_pte_table);
 121 }
 122
 123 #if defined(CONFIG_64BIT_PHYS_ADDR) && defined(CONFIG_CPU_MIPS32)
 124 #define pte_page(x)             pfn_to_page(pte_pfn(x))
 125 #define pte_pfn(x)              ((unsigned long)((x).pte_high >> 6))
 126 static inline pte_t
 127 pfn_pte(unsigned long pfn, pgprot_t prot)
 128 {
 129         pte_t pte;
 130         pte.pte_high = (pfn << 6) | (pgprot_val(prot) & 0x3f);
 131         pte.pte_low = pgprot_val(prot);
 132         return pte;
 133 }
 134
 135 #else
 136
 137 #define pte_page(x)             pfn_to_page(pte_pfn(x))
 138
 139 #ifdef CONFIG_CPU_VR41XX
 140 #define pte_pfn(x)              ((unsigned long)((x).pte >> (PAGE_SHIFT + 2)))
 141 #define pfn_pte(pfn, prot)      __pte(((pfn) << (PAGE_SHIFT + 2)) | pgprot_val(prot))
 142 #else
 143 #define pte_pfn(x)              ((unsigned long)((x).pte >> PAGE_SHIFT))
 144 #define pfn_pte(pfn, prot)      __pte(((pfn) << PAGE_SHIFT) | pgprot_val(prot))
 145 #endif
 146 #endif /* defined(CONFIG_64BIT_PHYS_ADDR) && defined(CONFIG_CPU_MIPS32) */
 147
 148 #define __pgd_offset(address)   pgd_index(address)
 149 #define __pmd_offset(address)   (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1))
 150
 151 /* to find an entry in a kernel page-table-directory */
 152 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
 153
 154 #define pgd_index(address)      ((address) >> PGDIR_SHIFT)
 155
 156 /* to find an entry in a page-table-directory */
 157 #define pgd_offset(mm,addr)     ((mm)->pgd + pgd_index(addr))
 158
 159 /* Find an entry in the third-level page table.. */
 160 #define __pte_offset(address)                                           \
 161         (((address) >> PAGE_SHIFT) & (PTRS_PER_PTE - 1))
 162 #define pte_offset(dir, address)                                        \
 163         ((pte_t *) (pmd_page_kernel(*dir)) + __pte_offset(address))
 164 #define pte_offset_kernel(dir, address) \
 165         ((pte_t *) pmd_page_kernel(*(dir)) +  __pte_offset(address))
 166
 167 #define pte_offset_map(dir, address)                                    \
 168         ((pte_t *)page_address(pmd_page(*(dir))) + __pte_offset(address))
 169 #define pte_offset_map_nested(dir, address)                             \
 170         ((pte_t *)page_address(pmd_page(*(dir))) + __pte_offset(address))
 171 #define pte_unmap(pte) ((void)(pte))
 172 #define pte_unmap_nested(pte) ((void)(pte))
 173
 174 #if defined(CONFIG_CPU_R3000) || defined(CONFIG_CPU_TX39XX)
 175
 176 /* Swap entries must have VALID bit cleared. */
 177 #define __swp_type(x)           (((x).val >> 10) & 0x1f)
 178 #define __swp_offset(x)         ((x).val >> 15)
 179 #define __swp_entry(type,offset)        \
 180         ((swp_entry_t) { ((type) << 10) | ((offset) << 15) })
 181
 182 /*
 183  * Bits 0, 1, 2, 9 and 10 are taken, split up the 27 bits of offset
 184  * into this range:
 185  */
 186 #define PTE_FILE_MAX_BITS       27
 187
 188 #define pte_to_pgoff(_pte) \
 189         ((((_pte).pte >> 3) & 0x3f ) + (((_pte).pte >> 11) << 8 ))
 190
 191 #define pgoff_to_pte(off) \
 192         ((pte_t) { (((off) & 0x3f) << 3) + (((off) >> 8) << 11) + _PAGE_FILE })
 193
 194 #else
 195
 196 /* Swap entries must have VALID and GLOBAL bits cleared. */
 197 #define __swp_type(x)           (((x).val >> 8) & 0x1f)
 198 #define __swp_offset(x)         ((x).val >> 13)
 199 #define __swp_entry(type,offset)        \
 200                 ((swp_entry_t) { ((type) << 8) | ((offset) << 13) })
 201
 202 /*
 203  * Bits 0, 1, 2, 7 and 8 are taken, split up the 27 bits of offset
 204  * into this range:
 205  */
 206 #define PTE_FILE_MAX_BITS       27
 207
 208 #if defined(CONFIG_64BIT_PHYS_ADDR) && defined(CONFIG_CPU_MIPS32)
 209         /* fixme */
 210 #define pte_to_pgoff(_pte) (((_pte).pte_high >> 6) + ((_pte).pte_high & 0x3f))
 211 #define pgoff_to_pte(off) \
 212         ((pte_t){(((off) & 0x3f) + ((off) << 6) + _PAGE_FILE)})
 213
 214 #else
 215 #define pte_to_pgoff(_pte) \
 216         ((((_pte).pte >> 3) & 0x1f ) + (((_pte).pte >> 9) << 6 ))
 217
 218 #define pgoff_to_pte(off) \
 219         ((pte_t) { (((off) & 0x1f) << 3) + (((off) >> 6) << 9) + _PAGE_FILE })
 220 #endif
 221
 222 #endif
 223
 224 #define __pte_to_swp_entry(pte) ((swp_entry_t) { pte_val(pte) })
 225 #define __swp_entry_to_pte(x)   ((pte_t) { (x).val })
 226
 227 #endif /* _ASM_PGTABLE_32_H */