err.no Git - linux-2.6/blob - include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23
  24 /* flag for disabling the tsc */
  25 extern int tsc_disable;
  26
  27 struct desc_struct {
  28         unsigned long a,b;
  29 };
  30
  31 #define desc_empty(desc) \
  32                 (!((desc)->a | (desc)->b))
  33
  34 #define desc_equal(desc1, desc2) \
  35                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  36 /*
  37  * Default implementation of macro that returns current
  38  * instruction pointer ("program counter").
  39  */
  40 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  41
  42 /*
  43  *  CPU type and hardware bug flags. Kept separately for each CPU.
  44  *  Members of this structure are referenced in head.S, so think twice
  45  *  before touching them. [mj]
  46  */
  47
  48 struct cpuinfo_x86 {
  49         __u8    x86;            /* CPU family */
  50         __u8    x86_vendor;     /* CPU vendor */
  51         __u8    x86_model;
  52         __u8    x86_mask;
  53         char    wp_works_ok;    /* It doesn't on 386's */
  54         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  55         char    hard_math;
  56         char    rfu;
  57         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  58         unsigned long   x86_capability[NCAPINTS];
  59         char    x86_vendor_id[16];
  60         char    x86_model_id[64];
  61         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  62                                     call  */
  63         int     x86_cache_alignment;    /* In bytes */
  64         char    fdiv_bug;
  65         char    f00f_bug;
  66         char    coma_bug;
  67         char    pad0;
  68         int     x86_power;
  69         unsigned long loops_per_jiffy;
  70 #ifdef CONFIG_SMP
  71         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  72 #endif
  73         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  74         unsigned char apicid;
  75         unsigned short x86_clflush_size;
  76 #ifdef CONFIG_SMP
  77         unsigned char booted_cores;     /* number of cores as seen by OS */
  78         __u8 phys_proc_id;              /* Physical processor id. */
  79         __u8 cpu_core_id;               /* Core id */
  80 #endif
  81 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  82
  83 #define X86_VENDOR_INTEL 0
  84 #define X86_VENDOR_CYRIX 1
  85 #define X86_VENDOR_AMD 2
  86 #define X86_VENDOR_UMC 3
  87 #define X86_VENDOR_NEXGEN 4
  88 #define X86_VENDOR_CENTAUR 5
  89 #define X86_VENDOR_RISE 6
  90 #define X86_VENDOR_TRANSMETA 7
  91 #define X86_VENDOR_NSC 8
  92 #define X86_VENDOR_NUM 9
  93 #define X86_VENDOR_UNKNOWN 0xff
  94
  95 /*
  96  * capabilities of CPUs
  97  */
  98
  99 extern struct cpuinfo_x86 boot_cpu_data;
 100 extern struct cpuinfo_x86 new_cpu_data;
 101 extern struct tss_struct doublefault_tss;
 102 DECLARE_PER_CPU(struct tss_struct, init_tss);
 103
 104 #ifdef CONFIG_SMP
 105 extern struct cpuinfo_x86 cpu_data[];
 106 #define current_cpu_data cpu_data[smp_processor_id()]
 107 #else
 108 #define cpu_data (&boot_cpu_data)
 109 #define current_cpu_data boot_cpu_data
 110 #endif
 111
 112 extern  int cpu_llc_id[NR_CPUS];
 113 extern char ignore_fpu_irq;
 114
 115 extern void identify_cpu(struct cpuinfo_x86 *);
 116 extern void print_cpu_info(struct cpuinfo_x86 *);
 117 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 118 extern unsigned short num_cache_leaves;
 119
 120 #ifdef CONFIG_X86_HT
 121 extern void detect_ht(struct cpuinfo_x86 *c);
 122 #else
 123 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 124 #endif
 125
 126 /*
 127  * EFLAGS bits
 128  */
 129 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
 130 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
 131 #define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
 132 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
 133 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
 134 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
 135 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
 136 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
 137 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
 138 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
 139 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
 140 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
 141 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
 142 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
 143 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
 144 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
 145 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
 146
 147 static inline fastcall void native_cpuid(unsigned int *eax, unsigned int *ebx,
 148                                          unsigned int *ecx, unsigned int *edx)
 149 {
 150         /* ecx is often an input as well as an output. */
 151         __asm__("cpuid"
 152                 : "=a" (*eax),
 153                   "=b" (*ebx),
 154                   "=c" (*ecx),
 155                   "=d" (*edx)
 156                 : "0" (*eax), "2" (*ecx));
 157 }
 158
 159 /*
 160  * Generic CPUID function
 161  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 162  * resulting in stale register contents being returned.
 163  */
 164 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 165 {
 166         *eax = op;
 167         *ecx = 0;
 168         __cpuid(eax, ebx, ecx, edx);
 169 }
 170
 171 /* Some CPUID calls want 'count' to be placed in ecx */
 172 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 173                                int *edx)
 174 {
 175         *eax = op;
 176         *ecx = count;
 177         __cpuid(eax, ebx, ecx, edx);
 178 }
 179
 180 /*
 181  * CPUID functions returning a single datum
 182  */
 183 static inline unsigned int cpuid_eax(unsigned int op)
 184 {
 185         unsigned int eax, ebx, ecx, edx;
 186
 187         cpuid(op, &eax, &ebx, &ecx, &edx);
 188         return eax;
 189 }
 190 static inline unsigned int cpuid_ebx(unsigned int op)
 191 {
 192         unsigned int eax, ebx, ecx, edx;
 193
 194         cpuid(op, &eax, &ebx, &ecx, &edx);
 195         return ebx;
 196 }
 197 static inline unsigned int cpuid_ecx(unsigned int op)
 198 {
 199         unsigned int eax, ebx, ecx, edx;
 200
 201         cpuid(op, &eax, &ebx, &ecx, &edx);
 202         return ecx;
 203 }
 204 static inline unsigned int cpuid_edx(unsigned int op)
 205 {
 206         unsigned int eax, ebx, ecx, edx;
 207
 208         cpuid(op, &eax, &ebx, &ecx, &edx);
 209         return edx;
 210 }
 211
 212 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 213
 214 /*
 215  * Intel CPU features in CR4
 216  */
 217 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 218 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 219 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 220 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 221 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 222 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 223 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 224 #define X86_CR4_PGE             0x0080  /* enable global pages */
 225 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 226 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 227 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 228
 229 /*
 230  * Save the cr4 feature set we're using (ie
 231  * Pentium 4MB enable and PPro Global page
 232  * enable), so that any CPU's that boot up
 233  * after us can get the correct flags.
 234  */
 235 extern unsigned long mmu_cr4_features;
 236
 237 static inline void set_in_cr4 (unsigned long mask)
 238 {
 239         unsigned cr4;
 240         mmu_cr4_features |= mask;
 241         cr4 = read_cr4();
 242         cr4 |= mask;
 243         write_cr4(cr4);
 244 }
 245
 246 static inline void clear_in_cr4 (unsigned long mask)
 247 {
 248         unsigned cr4;
 249         mmu_cr4_features &= ~mask;
 250         cr4 = read_cr4();
 251         cr4 &= ~mask;
 252         write_cr4(cr4);
 253 }
 254
 255 /*
 256  *      NSC/Cyrix CPU configuration register indexes
 257  */
 258
 259 #define CX86_PCR0 0x20
 260 #define CX86_GCR  0xb8
 261 #define CX86_CCR0 0xc0
 262 #define CX86_CCR1 0xc1
 263 #define CX86_CCR2 0xc2
 264 #define CX86_CCR3 0xc3
 265 #define CX86_CCR4 0xe8
 266 #define CX86_CCR5 0xe9
 267 #define CX86_CCR6 0xea
 268 #define CX86_CCR7 0xeb
 269 #define CX86_PCR1 0xf0
 270 #define CX86_DIR0 0xfe
 271 #define CX86_DIR1 0xff
 272 #define CX86_ARR_BASE 0xc4
 273 #define CX86_RCR_BASE 0xdc
 274
 275 /*
 276  *      NSC/Cyrix CPU indexed register access macros
 277  */
 278
 279 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 280
 281 #define setCx86(reg, data) do { \
 282         outb((reg), 0x22); \
 283         outb((data), 0x23); \
 284 } while (0)
 285
 286 /* Stop speculative execution */
 287 static inline void sync_core(void)
 288 {
 289         int tmp;
 290         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 291 }
 292
 293 static inline void __monitor(const void *eax, unsigned long ecx,
 294                 unsigned long edx)
 295 {
 296         /* "monitor %eax,%ecx,%edx;" */
 297         asm volatile(
 298                 ".byte 0x0f,0x01,0xc8;"
 299                 : :"a" (eax), "c" (ecx), "d"(edx));
 300 }
 301
 302 static inline void __mwait(unsigned long eax, unsigned long ecx)
 303 {
 304         /* "mwait %eax,%ecx;" */
 305         asm volatile(
 306                 ".byte 0x0f,0x01,0xc9;"
 307                 : :"a" (eax), "c" (ecx));
 308 }
 309
 310 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 311
 312 /* from system description table in BIOS.  Mostly for MCA use, but
 313 others may find it useful. */
 314 extern unsigned int machine_id;
 315 extern unsigned int machine_submodel_id;
 316 extern unsigned int BIOS_revision;
 317 extern unsigned int mca_pentium_flag;
 318
 319 /* Boot loader type from the setup header */
 320 extern int bootloader_type;
 321
 322 /*
 323  * User space process size: 3GB (default).
 324  */
 325 #define TASK_SIZE       (PAGE_OFFSET)
 326
 327 /* This decides where the kernel will search for a free chunk of vm
 328  * space during mmap's.
 329  */
 330 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 331
 332 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 333
 334 /*
 335  * Size of io_bitmap.
 336  */
 337 #define IO_BITMAP_BITS  65536
 338 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 339 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 340 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 341 #define INVALID_IO_BITMAP_OFFSET 0x8000
 342 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 343
 344 struct i387_fsave_struct {
 345         long    cwd;
 346         long    swd;
 347         long    twd;
 348         long    fip;
 349         long    fcs;
 350         long    foo;
 351         long    fos;
 352         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 353         long    status;         /* software status information */
 354 };
 355
 356 struct i387_fxsave_struct {
 357         unsigned short  cwd;
 358         unsigned short  swd;
 359         unsigned short  twd;
 360         unsigned short  fop;
 361         long    fip;
 362         long    fcs;
 363         long    foo;
 364         long    fos;
 365         long    mxcsr;
 366         long    mxcsr_mask;
 367         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 368         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 369         long    padding[56];
 370 } __attribute__ ((aligned (16)));
 371
 372 struct i387_soft_struct {
 373         long    cwd;
 374         long    swd;
 375         long    twd;
 376         long    fip;
 377         long    fcs;
 378         long    foo;
 379         long    fos;
 380         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 381         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 382         struct info     *info;
 383         unsigned long   entry_eip;
 384 };
 385
 386 union i387_union {
 387         struct i387_fsave_struct        fsave;
 388         struct i387_fxsave_struct       fxsave;
 389         struct i387_soft_struct soft;
 390 };
 391
 392 typedef struct {
 393         unsigned long seg;
 394 } mm_segment_t;
 395
 396 struct thread_struct;
 397
 398 struct tss_struct {
 399         unsigned short  back_link,__blh;
 400         unsigned long   esp0;
 401         unsigned short  ss0,__ss0h;
 402         unsigned long   esp1;
 403         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 404         unsigned long   esp2;
 405         unsigned short  ss2,__ss2h;
 406         unsigned long   __cr3;
 407         unsigned long   eip;
 408         unsigned long   eflags;
 409         unsigned long   eax,ecx,edx,ebx;
 410         unsigned long   esp;
 411         unsigned long   ebp;
 412         unsigned long   esi;
 413         unsigned long   edi;
 414         unsigned short  es, __esh;
 415         unsigned short  cs, __csh;
 416         unsigned short  ss, __ssh;
 417         unsigned short  ds, __dsh;
 418         unsigned short  fs, __fsh;
 419         unsigned short  gs, __gsh;
 420         unsigned short  ldt, __ldth;
 421         unsigned short  trace, io_bitmap_base;
 422         /*
 423          * The extra 1 is there because the CPU will access an
 424          * additional byte beyond the end of the IO permission
 425          * bitmap. The extra byte must be all 1 bits, and must
 426          * be within the limit.
 427          */
 428         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 429         /*
 430          * Cache the current maximum and the last task that used the bitmap:
 431          */
 432         unsigned long io_bitmap_max;
 433         struct thread_struct *io_bitmap_owner;
 434         /*
 435          * pads the TSS to be cacheline-aligned (size is 0x100)
 436          */
 437         unsigned long __cacheline_filler[35];
 438         /*
 439          * .. and then another 0x100 bytes for emergency kernel stack
 440          */
 441         unsigned long stack[64];
 442 } __attribute__((packed));
 443
 444 #define ARCH_MIN_TASKALIGN      16
 445
 446 struct thread_struct {
 447 /* cached TLS descriptors. */
 448         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 449         unsigned long   esp0;
 450         unsigned long   sysenter_cs;
 451         unsigned long   eip;
 452         unsigned long   esp;
 453         unsigned long   fs;
 454         unsigned long   gs;
 455 /* Hardware debugging registers */
 456         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 457 /* fault info */
 458         unsigned long   cr2, trap_no, error_code;
 459 /* floating point info */
 460         union i387_union        i387;
 461 /* virtual 86 mode info */
 462         struct vm86_struct __user * vm86_info;
 463         unsigned long           screen_bitmap;
 464         unsigned long           v86flags, v86mask, saved_esp0;
 465         unsigned int            saved_fs, saved_gs;
 466 /* IO permissions */
 467         unsigned long   *io_bitmap_ptr;
 468         unsigned long   iopl;
 469 /* max allowed port in the bitmap, in bytes: */
 470         unsigned long   io_bitmap_max;
 471 };
 472
 473 #define INIT_THREAD  {                                                  \
 474         .vm86_info = NULL,                                              \
 475         .sysenter_cs = __KERNEL_CS,                                     \
 476         .io_bitmap_ptr = NULL,                                          \
 477         .gs = __KERNEL_PDA,                                             \
 478 }
 479
 480 /*
 481  * Note that the .io_bitmap member must be extra-big. This is because
 482  * the CPU will access an additional byte beyond the end of the IO
 483  * permission bitmap. The extra byte must be all 1 bits, and must
 484  * be within the limit.
 485  */
 486 #define INIT_TSS  {                                                     \
 487         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 488         .ss0            = __KERNEL_DS,                                  \
 489         .ss1            = __KERNEL_CS,                                  \
 490         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 491         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 492 }
 493
 494 #ifdef CONFIG_PARAVIRT
 495 #include <asm/paravirt.h>
 496 #else
 497 #define paravirt_enabled() 0
 498 #define __cpuid native_cpuid
 499
 500 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 501 {
 502         tss->esp0 = thread->esp0;
 503         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 504         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 505                 tss->ss1 = thread->sysenter_cs;
 506                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 507         }
 508 }
 509
 510 #define start_thread(regs, new_eip, new_esp) do {               \
 511         __asm__("movl %0,%%fs": :"r" (0));                      \
 512         regs->xgs = 0;                                          \
 513         set_fs(USER_DS);                                        \
 514         regs->xds = __USER_DS;                                  \
 515         regs->xes = __USER_DS;                                  \
 516         regs->xss = __USER_DS;                                  \
 517         regs->xcs = __USER_CS;                                  \
 518         regs->eip = new_eip;                                    \
 519         regs->esp = new_esp;                                    \
 520 } while (0)
 521
 522 /*
 523  * These special macros can be used to get or set a debugging register
 524  */
 525 #define get_debugreg(var, register)                             \
 526                 __asm__("movl %%db" #register ", %0"            \
 527                         :"=r" (var))
 528 #define set_debugreg(value, register)                   \
 529                 __asm__("movl %0,%%db" #register                \
 530                         : /* no output */                       \
 531                         :"r" (value))
 532
 533 #define set_iopl_mask native_set_iopl_mask
 534 #endif /* CONFIG_PARAVIRT */
 535
 536 /*
 537  * Set IOPL bits in EFLAGS from given mask
 538  */
 539 static fastcall inline void native_set_iopl_mask(unsigned mask)
 540 {
 541         unsigned int reg;
 542         __asm__ __volatile__ ("pushfl;"
 543                               "popl %0;"
 544                               "andl %1, %0;"
 545                               "orl %2, %0;"
 546                               "pushl %0;"
 547                               "popfl"
 548                                 : "=&r" (reg)
 549                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 550 }
 551
 552 /* Forward declaration, a strange C thing */
 553 struct task_struct;
 554 struct mm_struct;
 555
 556 /* Free all resources held by a thread. */
 557 extern void release_thread(struct task_struct *);
 558
 559 /* Prepare to copy thread state - unlazy all lazy status */
 560 extern void prepare_to_copy(struct task_struct *tsk);
 561
 562 /*
 563  * create a kernel thread without removing it from tasklists
 564  */
 565 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 566
 567 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 568 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 569
 570 unsigned long get_wchan(struct task_struct *p);
 571
 572 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 573 #define KSTK_TOP(info)                                                 \
 574 ({                                                                     \
 575        unsigned long *__ptr = (unsigned long *)(info);                 \
 576        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 577 })
 578
 579 /*
 580  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 581  * This is necessary to guarantee that the entire "struct pt_regs"
 582  * is accessable even if the CPU haven't stored the SS/ESP registers
 583  * on the stack (interrupt gate does not save these registers
 584  * when switching to the same priv ring).
 585  * Therefore beware: accessing the xss/esp fields of the
 586  * "struct pt_regs" is possible, but they may contain the
 587  * completely wrong values.
 588  */
 589 #define task_pt_regs(task)                                             \
 590 ({                                                                     \
 591        struct pt_regs *__regs__;                                       \
 592        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 593        __regs__ - 1;                                                   \
 594 })
 595
 596 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 597 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 598
 599
 600 struct microcode_header {
 601         unsigned int hdrver;
 602         unsigned int rev;
 603         unsigned int date;
 604         unsigned int sig;
 605         unsigned int cksum;
 606         unsigned int ldrver;
 607         unsigned int pf;
 608         unsigned int datasize;
 609         unsigned int totalsize;
 610         unsigned int reserved[3];
 611 };
 612
 613 struct microcode {
 614         struct microcode_header hdr;
 615         unsigned int bits[0];
 616 };
 617
 618 typedef struct microcode microcode_t;
 619 typedef struct microcode_header microcode_header_t;
 620
 621 /* microcode format is extended from prescott processors */
 622 struct extended_signature {
 623         unsigned int sig;
 624         unsigned int pf;
 625         unsigned int cksum;
 626 };
 627
 628 struct extended_sigtable {
 629         unsigned int count;
 630         unsigned int cksum;
 631         unsigned int reserved[3];
 632         struct extended_signature sigs[0];
 633 };
 634
 635 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 636 static inline void rep_nop(void)
 637 {
 638         __asm__ __volatile__("rep;nop": : :"memory");
 639 }
 640
 641 #define cpu_relax()     rep_nop()
 642
 643 /* generic versions from gas */
 644 #define GENERIC_NOP1    ".byte 0x90\n"
 645 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 646 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 647 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 648 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 649 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 650 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 651 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 652
 653 /* Opteron nops */
 654 #define K8_NOP1 GENERIC_NOP1
 655 #define K8_NOP2 ".byte 0x66,0x90\n"
 656 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 657 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 658 #define K8_NOP5 K8_NOP3 K8_NOP2
 659 #define K8_NOP6 K8_NOP3 K8_NOP3
 660 #define K8_NOP7 K8_NOP4 K8_NOP3
 661 #define K8_NOP8 K8_NOP4 K8_NOP4
 662
 663 /* K7 nops */
 664 /* uses eax dependencies (arbitary choice) */
 665 #define K7_NOP1  GENERIC_NOP1
 666 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 667 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 668 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 669 #define K7_NOP5 K7_NOP4 ASM_NOP1
 670 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 671 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 672 #define K7_NOP8        K7_NOP7 ASM_NOP1
 673
 674 #ifdef CONFIG_MK8
 675 #define ASM_NOP1 K8_NOP1
 676 #define ASM_NOP2 K8_NOP2
 677 #define ASM_NOP3 K8_NOP3
 678 #define ASM_NOP4 K8_NOP4
 679 #define ASM_NOP5 K8_NOP5
 680 #define ASM_NOP6 K8_NOP6
 681 #define ASM_NOP7 K8_NOP7
 682 #define ASM_NOP8 K8_NOP8
 683 #elif defined(CONFIG_MK7)
 684 #define ASM_NOP1 K7_NOP1
 685 #define ASM_NOP2 K7_NOP2
 686 #define ASM_NOP3 K7_NOP3
 687 #define ASM_NOP4 K7_NOP4
 688 #define ASM_NOP5 K7_NOP5
 689 #define ASM_NOP6 K7_NOP6
 690 #define ASM_NOP7 K7_NOP7
 691 #define ASM_NOP8 K7_NOP8
 692 #else
 693 #define ASM_NOP1 GENERIC_NOP1
 694 #define ASM_NOP2 GENERIC_NOP2
 695 #define ASM_NOP3 GENERIC_NOP3
 696 #define ASM_NOP4 GENERIC_NOP4
 697 #define ASM_NOP5 GENERIC_NOP5
 698 #define ASM_NOP6 GENERIC_NOP6
 699 #define ASM_NOP7 GENERIC_NOP7
 700 #define ASM_NOP8 GENERIC_NOP8
 701 #endif
 702
 703 #define ASM_NOP_MAX 8
 704
 705 /* Prefetch instructions for Pentium III and AMD Athlon */
 706 /* It's not worth to care about 3dnow! prefetches for the K6
 707    because they are microcoded there and very slow.
 708    However we don't do prefetches for pre XP Athlons currently
 709    That should be fixed. */
 710 #define ARCH_HAS_PREFETCH
 711 static inline void prefetch(const void *x)
 712 {
 713         alternative_input(ASM_NOP4,
 714                           "prefetchnta (%1)",
 715                           X86_FEATURE_XMM,
 716                           "r" (x));
 717 }
 718
 719 #define ARCH_HAS_PREFETCH
 720 #define ARCH_HAS_PREFETCHW
 721 #define ARCH_HAS_SPINLOCK_PREFETCH
 722
 723 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 724    spinlocks to avoid one state transition in the cache coherency protocol. */
 725 static inline void prefetchw(const void *x)
 726 {
 727         alternative_input(ASM_NOP4,
 728                           "prefetchw (%1)",
 729                           X86_FEATURE_3DNOW,
 730                           "r" (x));
 731 }
 732 #define spin_lock_prefetch(x)   prefetchw(x)
 733
 734 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 735
 736 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 737
 738 extern unsigned long boot_option_idle_override;
 739 extern void enable_sep_cpu(void);
 740 extern int sysenter_setup(void);
 741
 742 extern int init_gdt(int cpu, struct task_struct *idle);
 743 extern void secondary_cpu_init(void);
 744
 745 #endif /* __ASM_I386_PROCESSOR_H */