err.no Git - linux-2.6/blob - drivers/scsi/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31 #include <asm/io.h>
  32
  33 #define DRV_NAME        "sata_sil24"
  34 #define DRV_VERSION     "0.24"
  35
  36 /*
  37  * Port request block (PRB) 32 bytes
  38  */
  39 struct sil24_prb {
  40         u16     ctrl;
  41         u16     prot;
  42         u32     rx_cnt;
  43         u8      fis[6 * 4];
  44 };
  45
  46 /*
  47  * Scatter gather entry (SGE) 16 bytes
  48  */
  49 struct sil24_sge {
  50         u64     addr;
  51         u32     cnt;
  52         u32     flags;
  53 };
  54
  55 /*
  56  * Port multiplier
  57  */
  58 struct sil24_port_multiplier {
  59         u32     diag;
  60         u32     sactive;
  61 };
  62
  63 enum {
  64         /*
  65          * Global controller registers (128 bytes @ BAR0)
  66          */
  67                 /* 32 bit regs */
  68         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  69         HOST_CTRL               = 0x40,
  70         HOST_IRQ_STAT           = 0x44,
  71         HOST_PHY_CFG            = 0x48,
  72         HOST_BIST_CTRL          = 0x50,
  73         HOST_BIST_PTRN          = 0x54,
  74         HOST_BIST_STAT          = 0x58,
  75         HOST_MEM_BIST_STAT      = 0x5c,
  76         HOST_FLASH_CMD          = 0x70,
  77                 /* 8 bit regs */
  78         HOST_FLASH_DATA         = 0x74,
  79         HOST_TRANSITION_DETECT  = 0x75,
  80         HOST_GPIO_CTRL          = 0x76,
  81         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  82         HOST_I2C_DATA           = 0x7c,
  83         HOST_I2C_XFER_CNT       = 0x7e,
  84         HOST_I2C_CTRL           = 0x7f,
  85
  86         /* HOST_SLOT_STAT bits */
  87         HOST_SSTAT_ATTN         = (1 << 31),
  88
  89         /* HOST_CTRL bits */
  90         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  91         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  92         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  93         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  94         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  95
  96         /*
  97          * Port registers
  98          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
  99          */
 100         PORT_REGS_SIZE          = 0x2000,
 101         PORT_PRB                = 0x0000, /* (32 bytes PRB + 16 bytes SGEs * 6) * 31 (3968 bytes) */
 102
 103         PORT_PM                 = 0x0f80, /* 8 bytes PM * 16 (128 bytes) */
 104                 /* 32 bit regs */
 105         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 106         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 107         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 108         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 109         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 110         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 111         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 112         PORT_CMD_ERR            = 0x1024, /* command error number */
 113         PORT_FIS_CFG            = 0x1028,
 114         PORT_FIFO_THRES         = 0x102c,
 115                 /* 16 bit regs */
 116         PORT_DECODE_ERR_CNT     = 0x1040,
 117         PORT_DECODE_ERR_THRESH  = 0x1042,
 118         PORT_CRC_ERR_CNT        = 0x1044,
 119         PORT_CRC_ERR_THRESH     = 0x1046,
 120         PORT_HSHK_ERR_CNT       = 0x1048,
 121         PORT_HSHK_ERR_THRESH    = 0x104a,
 122                 /* 32 bit regs */
 123         PORT_PHY_CFG            = 0x1050,
 124         PORT_SLOT_STAT          = 0x1800,
 125         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 126         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 127         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 128         PORT_SCONTROL           = 0x1f00,
 129         PORT_SSTATUS            = 0x1f04,
 130         PORT_SERROR             = 0x1f08,
 131         PORT_SACTIVE            = 0x1f0c,
 132
 133         /* PORT_CTRL_STAT bits */
 134         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 135         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 136         PORT_CS_INIT            = (1 << 2), /* port initialize */
 137         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 138         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 139         PORT_CS_RESUME          = (1 << 6), /* port resume */
 140         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 141         PORT_CS_PM_EN           = (1 << 13), /* port multiplier enable */
 142         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 143
 144         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 145         /* bits[11:0] are masked */
 146         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 147         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 148         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 149         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 150         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 151         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 152         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 153         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 154         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 155         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 156         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 157         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 158
 159         /* bits[27:16] are unmasked (raw) */
 160         PORT_IRQ_RAW_SHIFT      = 16,
 161         PORT_IRQ_MASKED_MASK    = 0x7ff,
 162         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 163
 164         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 165         PORT_IRQ_STEER_SHIFT    = 30,
 166         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 167
 168         /* PORT_CMD_ERR constants */
 169         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 170         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 171         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 172         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 173         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 174         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 175         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 176         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 177         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 178         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 179         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 180         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 181         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 182         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 183         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 184         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 185         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 186         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 187         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 188         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 189         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 190         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 191
 192         /* bits of PRB control field */
 193         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 194         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 195         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 196         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 197         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 198
 199         /* PRB protocol field */
 200         PRB_PROT_PACKET         = (1 << 0),
 201         PRB_PROT_TCQ            = (1 << 1),
 202         PRB_PROT_NCQ            = (1 << 2),
 203         PRB_PROT_READ           = (1 << 3),
 204         PRB_PROT_WRITE          = (1 << 4),
 205         PRB_PROT_TRANSPARENT    = (1 << 5),
 206
 207         /*
 208          * Other constants
 209          */
 210         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 211         SGE_LNK                 = (1 << 30), /* linked list
 212                                                 Points to SGT, not SGE */
 213         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 214                                                 data address ignored */
 215
 216         /* board id */
 217         BID_SIL3124             = 0,
 218         BID_SIL3132             = 1,
 219         BID_SIL3131             = 2,
 220
 221         IRQ_STAT_4PORTS         = 0xf,
 222 };
 223
 224 struct sil24_ata_block {
 225         struct sil24_prb prb;
 226         struct sil24_sge sge[LIBATA_MAX_PRD];
 227 };
 228
 229 struct sil24_atapi_block {
 230         struct sil24_prb prb;
 231         u8 cdb[16];
 232         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 233 };
 234
 235 union sil24_cmd_block {
 236         struct sil24_ata_block ata;
 237         struct sil24_atapi_block atapi;
 238 };
 239
 240 /*
 241  * ap->private_data
 242  *
 243  * The preview driver always returned 0 for status.  We emulate it
 244  * here from the previous interrupt.
 245  */
 246 struct sil24_port_priv {
 247         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 248         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 249         struct ata_taskfile tf;                 /* Cached taskfile registers */
 250 };
 251
 252 /* ap->host_set->private_data */
 253 struct sil24_host_priv {
 254         void __iomem *host_base;        /* global controller control (128 bytes @BAR0) */
 255         void __iomem *port_base;        /* port registers (4 * 8192 bytes @BAR2) */
 256 };
 257
 258 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev);
 259 static u8 sil24_check_status(struct ata_port *ap);
 260 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg);
 261 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 262 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 263 static int sil24_probe_reset(struct ata_port *ap, unsigned int *classes);
 264 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 265 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 266 static void sil24_irq_clear(struct ata_port *ap);
 267 static void sil24_eng_timeout(struct ata_port *ap);
 268 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs);
 269 static int sil24_port_start(struct ata_port *ap);
 270 static void sil24_port_stop(struct ata_port *ap);
 271 static void sil24_host_stop(struct ata_host_set *host_set);
 272 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 273
 274 static const struct pci_device_id sil24_pci_tbl[] = {
 275         { 0x1095, 0x3124, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3124 },
 276         { 0x8086, 0x3124, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3124 },
 277         { 0x1095, 0x3132, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3132 },
 278         { 0x1095, 0x3131, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3131 },
 279         { 0x1095, 0x3531, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3131 },
 280         { } /* terminate list */
 281 };
 282
 283 static struct pci_driver sil24_pci_driver = {
 284         .name                   = DRV_NAME,
 285         .id_table               = sil24_pci_tbl,
 286         .probe                  = sil24_init_one,
 287         .remove                 = ata_pci_remove_one, /* safe? */
 288 };
 289
 290 static struct scsi_host_template sil24_sht = {
 291         .module                 = THIS_MODULE,
 292         .name                   = DRV_NAME,
 293         .ioctl                  = ata_scsi_ioctl,
 294         .queuecommand           = ata_scsi_queuecmd,
 295         .can_queue              = ATA_DEF_QUEUE,
 296         .this_id                = ATA_SHT_THIS_ID,
 297         .sg_tablesize           = LIBATA_MAX_PRD,
 298         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 299         .emulated               = ATA_SHT_EMULATED,
 300         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 301         .proc_name              = DRV_NAME,
 302         .dma_boundary           = ATA_DMA_BOUNDARY,
 303         .slave_configure        = ata_scsi_slave_config,
 304         .bios_param             = ata_std_bios_param,
 305 };
 306
 307 static const struct ata_port_operations sil24_ops = {
 308         .port_disable           = ata_port_disable,
 309
 310         .dev_config             = sil24_dev_config,
 311
 312         .check_status           = sil24_check_status,
 313         .check_altstatus        = sil24_check_status,
 314         .dev_select             = ata_noop_dev_select,
 315
 316         .tf_read                = sil24_tf_read,
 317
 318         .probe_reset            = sil24_probe_reset,
 319
 320         .qc_prep                = sil24_qc_prep,
 321         .qc_issue               = sil24_qc_issue,
 322
 323         .eng_timeout            = sil24_eng_timeout,
 324
 325         .irq_handler            = sil24_interrupt,
 326         .irq_clear              = sil24_irq_clear,
 327
 328         .scr_read               = sil24_scr_read,
 329         .scr_write              = sil24_scr_write,
 330
 331         .port_start             = sil24_port_start,
 332         .port_stop              = sil24_port_stop,
 333         .host_stop              = sil24_host_stop,
 334 };
 335
 336 /*
 337  * Use bits 30-31 of host_flags to encode available port numbers.
 338  * Current maxium is 4.
 339  */
 340 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 341 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 342
 343 static struct ata_port_info sil24_port_info[] = {
 344         /* sil_3124 */
 345         {
 346                 .sht            = &sil24_sht,
 347                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 348                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 349                                   SIL24_NPORTS2FLAG(4),
 350                 .pio_mask       = 0x1f,                 /* pio0-4 */
 351                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 352                 .udma_mask      = 0x3f,                 /* udma0-5 */
 353                 .port_ops       = &sil24_ops,
 354         },
 355         /* sil_3132 */
 356         {
 357                 .sht            = &sil24_sht,
 358                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 359                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 360                                   SIL24_NPORTS2FLAG(2),
 361                 .pio_mask       = 0x1f,                 /* pio0-4 */
 362                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 363                 .udma_mask      = 0x3f,                 /* udma0-5 */
 364                 .port_ops       = &sil24_ops,
 365         },
 366         /* sil_3131/sil_3531 */
 367         {
 368                 .sht            = &sil24_sht,
 369                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 370                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 371                                   SIL24_NPORTS2FLAG(1),
 372                 .pio_mask       = 0x1f,                 /* pio0-4 */
 373                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 374                 .udma_mask      = 0x3f,                 /* udma0-5 */
 375                 .port_ops       = &sil24_ops,
 376         },
 377 };
 378
 379 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev)
 380 {
 381         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 382
 383         if (dev->cdb_len == 16)
 384                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 385         else
 386                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 387 }
 388
 389 static inline void sil24_update_tf(struct ata_port *ap)
 390 {
 391         struct sil24_port_priv *pp = ap->private_data;
 392         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 393         struct sil24_prb __iomem *prb = port;
 394         u8 fis[6 * 4];
 395
 396         memcpy_fromio(fis, prb->fis, 6 * 4);
 397         ata_tf_from_fis(fis, &pp->tf);
 398 }
 399
 400 static u8 sil24_check_status(struct ata_port *ap)
 401 {
 402         struct sil24_port_priv *pp = ap->private_data;
 403         return pp->tf.command;
 404 }
 405
 406 static int sil24_scr_map[] = {
 407         [SCR_CONTROL]   = 0,
 408         [SCR_STATUS]    = 1,
 409         [SCR_ERROR]     = 2,
 410         [SCR_ACTIVE]    = 3,
 411 };
 412
 413 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg)
 414 {
 415         void __iomem *scr_addr = (void __iomem *)ap->ioaddr.scr_addr;
 416         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 417                 void __iomem *addr;
 418                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 419                 return readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 420         }
 421         return 0xffffffffU;
 422 }
 423
 424 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 425 {
 426         void __iomem *scr_addr = (void __iomem *)ap->ioaddr.scr_addr;
 427         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 428                 void __iomem *addr;
 429                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 430                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 431         }
 432 }
 433
 434 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 435 {
 436         struct sil24_port_priv *pp = ap->private_data;
 437         *tf = pp->tf;
 438 }
 439
 440 static int sil24_softreset(struct ata_port *ap, unsigned int *class)
 441 {
 442         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 443         struct sil24_port_priv *pp = ap->private_data;
 444         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 445         dma_addr_t paddr = pp->cmd_block_dma;
 446         u32 mask, irq_enable, irq_stat;
 447         const char *reason;
 448
 449         DPRINTK("ENTER\n");
 450
 451         if (!sata_dev_present(ap)) {
 452                 DPRINTK("PHY reports no device\n");
 453                 *class = ATA_DEV_NONE;
 454                 goto out;
 455         }
 456
 457         /* temporarily turn off IRQs during SRST */
 458         irq_enable = readl(port + PORT_IRQ_ENABLE_SET);
 459         writel(irq_enable, port + PORT_IRQ_ENABLE_CLR);
 460
 461         /*
 462          * XXX: Not sure whether the following sleep is needed or not.
 463          * The original driver had it.  So....
 464          */
 465         msleep(10);
 466
 467         prb->ctrl = PRB_CTRL_SRST;
 468         prb->fis[1] = 0; /* no PM yet */
 469
 470         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 471
 472         mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 473         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, mask, 0x0,
 474                                      100, ATA_TMOUT_BOOT / HZ * 1000);
 475
 476         writel(irq_stat, port + PORT_IRQ_STAT); /* clear IRQs */
 477         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 478
 479         /* restore IRQs */
 480         writel(irq_enable, port + PORT_IRQ_ENABLE_SET);
 481
 482         if (!(irq_stat & PORT_IRQ_COMPLETE)) {
 483                 if (irq_stat & PORT_IRQ_ERROR)
 484                         reason = "SRST command error";
 485                 else
 486                         reason = "timeout";
 487                 goto err;
 488         }
 489
 490         sil24_update_tf(ap);
 491         *class = ata_dev_classify(&pp->tf);
 492
 493         if (*class == ATA_DEV_UNKNOWN)
 494                 *class = ATA_DEV_NONE;
 495
 496  out:
 497         DPRINTK("EXIT, class=%u\n", *class);
 498         return 0;
 499
 500  err:
 501         printk(KERN_ERR "ata%u: softreset failed (%s)\n", ap->id, reason);
 502         return -EIO;
 503 }
 504
 505 static int sil24_hardreset(struct ata_port *ap, unsigned int *class)
 506 {
 507         unsigned int dummy_class;
 508
 509         /* sil24 doesn't report device signature after hard reset */
 510         return sata_std_hardreset(ap, &dummy_class);
 511 }
 512
 513 static int sil24_probe_reset(struct ata_port *ap, unsigned int *classes)
 514 {
 515         return ata_drive_probe_reset(ap, ata_std_probeinit,
 516                                      sil24_softreset, sil24_hardreset,
 517                                      ata_std_postreset, classes);
 518 }
 519
 520 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 521                                  struct sil24_sge *sge)
 522 {
 523         struct scatterlist *sg;
 524         unsigned int idx = 0;
 525
 526         ata_for_each_sg(sg, qc) {
 527                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 528                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 529                 if (ata_sg_is_last(sg, qc))
 530                         sge->flags = cpu_to_le32(SGE_TRM);
 531                 else
 532                         sge->flags = 0;
 533
 534                 sge++;
 535                 idx++;
 536         }
 537 }
 538
 539 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 540 {
 541         struct ata_port *ap = qc->ap;
 542         struct sil24_port_priv *pp = ap->private_data;
 543         union sil24_cmd_block *cb = pp->cmd_block + qc->tag;
 544         struct sil24_prb *prb;
 545         struct sil24_sge *sge;
 546
 547         switch (qc->tf.protocol) {
 548         case ATA_PROT_PIO:
 549         case ATA_PROT_DMA:
 550         case ATA_PROT_NODATA:
 551                 prb = &cb->ata.prb;
 552                 sge = cb->ata.sge;
 553                 prb->ctrl = 0;
 554                 break;
 555
 556         case ATA_PROT_ATAPI:
 557         case ATA_PROT_ATAPI_DMA:
 558         case ATA_PROT_ATAPI_NODATA:
 559                 prb = &cb->atapi.prb;
 560                 sge = cb->atapi.sge;
 561                 memset(cb->atapi.cdb, 0, 32);
 562                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 563
 564                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 565                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 566                                 prb->ctrl = PRB_CTRL_PACKET_WRITE;
 567                         else
 568                                 prb->ctrl = PRB_CTRL_PACKET_READ;
 569                 } else
 570                         prb->ctrl = 0;
 571
 572                 break;
 573
 574         default:
 575                 prb = NULL;     /* shut up, gcc */
 576                 sge = NULL;
 577                 BUG();
 578         }
 579
 580         ata_tf_to_fis(&qc->tf, prb->fis, 0);
 581
 582         if (qc->flags & ATA_QCFLAG_DMAMAP)
 583                 sil24_fill_sg(qc, sge);
 584 }
 585
 586 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 587 {
 588         struct ata_port *ap = qc->ap;
 589         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 590         struct sil24_port_priv *pp = ap->private_data;
 591         dma_addr_t paddr = pp->cmd_block_dma + qc->tag * sizeof(*pp->cmd_block);
 592
 593         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 594         return 0;
 595 }
 596
 597 static void sil24_irq_clear(struct ata_port *ap)
 598 {
 599         /* unused */
 600 }
 601
 602 static int __sil24_restart_controller(void __iomem *port)
 603 {
 604         u32 tmp;
 605         int cnt;
 606
 607         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 608
 609         /* Max ~10ms */
 610         for (cnt = 0; cnt < 10000; cnt++) {
 611                 tmp = readl(port + PORT_CTRL_STAT);
 612                 if (tmp & PORT_CS_RDY)
 613                         return 0;
 614                 udelay(1);
 615         }
 616
 617         return -1;
 618 }
 619
 620 static void sil24_restart_controller(struct ata_port *ap)
 621 {
 622         if (__sil24_restart_controller((void __iomem *)ap->ioaddr.cmd_addr))
 623                 printk(KERN_ERR DRV_NAME
 624                        " ata%u: failed to restart controller\n", ap->id);
 625 }
 626
 627 static int __sil24_reset_controller(void __iomem *port)
 628 {
 629         int cnt;
 630         u32 tmp;
 631
 632         /* Reset controller state.  Is this correct? */
 633         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 634         readl(port + PORT_CTRL_STAT);   /* sync */
 635
 636         /* Max ~100ms */
 637         for (cnt = 0; cnt < 1000; cnt++) {
 638                 udelay(100);
 639                 tmp = readl(port + PORT_CTRL_STAT);
 640                 if (!(tmp & PORT_CS_DEV_RST))
 641                         break;
 642         }
 643
 644         if (tmp & PORT_CS_DEV_RST)
 645                 return -1;
 646
 647         if (tmp & PORT_CS_RDY)
 648                 return 0;
 649
 650         return __sil24_restart_controller(port);
 651 }
 652
 653 static void sil24_reset_controller(struct ata_port *ap)
 654 {
 655         printk(KERN_NOTICE DRV_NAME
 656                " ata%u: resetting controller...\n", ap->id);
 657         if (__sil24_reset_controller((void __iomem *)ap->ioaddr.cmd_addr))
 658                 printk(KERN_ERR DRV_NAME
 659                        " ata%u: failed to reset controller\n", ap->id);
 660 }
 661
 662 static void sil24_eng_timeout(struct ata_port *ap)
 663 {
 664         struct ata_queued_cmd *qc;
 665
 666         qc = ata_qc_from_tag(ap, ap->active_tag);
 667
 668         printk(KERN_ERR "ata%u: command timeout\n", ap->id);
 669         qc->err_mask |= AC_ERR_TIMEOUT;
 670         ata_eh_qc_complete(qc);
 671
 672         sil24_reset_controller(ap);
 673 }
 674
 675 static void sil24_error_intr(struct ata_port *ap, u32 slot_stat)
 676 {
 677         struct ata_queued_cmd *qc = ata_qc_from_tag(ap, ap->active_tag);
 678         struct sil24_port_priv *pp = ap->private_data;
 679         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 680         u32 irq_stat, cmd_err, sstatus, serror;
 681         unsigned int err_mask;
 682
 683         irq_stat = readl(port + PORT_IRQ_STAT);
 684         writel(irq_stat, port + PORT_IRQ_STAT);         /* clear irq */
 685
 686         if (!(irq_stat & PORT_IRQ_ERROR)) {
 687                 /* ignore non-completion, non-error irqs for now */
 688                 printk(KERN_WARNING DRV_NAME
 689                        "ata%u: non-error exception irq (irq_stat %x)\n",
 690                        ap->id, irq_stat);
 691                 return;
 692         }
 693
 694         cmd_err = readl(port + PORT_CMD_ERR);
 695         sstatus = readl(port + PORT_SSTATUS);
 696         serror = readl(port + PORT_SERROR);
 697         if (serror)
 698                 writel(serror, port + PORT_SERROR);
 699
 700         /*
 701          * Don't log ATAPI device errors.  They're supposed to happen
 702          * and any serious errors will be logged using sense data by
 703          * the SCSI layer.
 704          */
 705         if (ap->device[0].class != ATA_DEV_ATAPI || cmd_err > PORT_CERR_SDB)
 706                 printk("ata%u: error interrupt on port%d\n"
 707                        "  stat=0x%x irq=0x%x cmd_err=%d sstatus=0x%x serror=0x%x\n",
 708                        ap->id, ap->port_no, slot_stat, irq_stat, cmd_err, sstatus, serror);
 709
 710         if (cmd_err == PORT_CERR_DEV || cmd_err == PORT_CERR_SDB) {
 711                 /*
 712                  * Device is reporting error, tf registers are valid.
 713                  */
 714                 sil24_update_tf(ap);
 715                 err_mask = ac_err_mask(pp->tf.command);
 716                 sil24_restart_controller(ap);
 717         } else {
 718                 /*
 719                  * Other errors.  libata currently doesn't have any
 720                  * mechanism to report these errors.  Just turn on
 721                  * ATA_ERR.
 722                  */
 723                 err_mask = AC_ERR_OTHER;
 724                 sil24_reset_controller(ap);
 725         }
 726
 727         if (qc) {
 728                 qc->err_mask |= err_mask;
 729                 ata_qc_complete(qc);
 730         }
 731 }
 732
 733 static inline void sil24_host_intr(struct ata_port *ap)
 734 {
 735         struct ata_queued_cmd *qc = ata_qc_from_tag(ap, ap->active_tag);
 736         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 737         u32 slot_stat;
 738
 739         slot_stat = readl(port + PORT_SLOT_STAT);
 740         if (!(slot_stat & HOST_SSTAT_ATTN)) {
 741                 struct sil24_port_priv *pp = ap->private_data;
 742                 /*
 743                  * !HOST_SSAT_ATTN guarantees successful completion,
 744                  * so reading back tf registers is unnecessary for
 745                  * most commands.  TODO: read tf registers for
 746                  * commands which require these values on successful
 747                  * completion (EXECUTE DEVICE DIAGNOSTIC, CHECK POWER,
 748                  * DEVICE RESET and READ PORT MULTIPLIER (any more?).
 749                  */
 750                 sil24_update_tf(ap);
 751
 752                 if (qc) {
 753                         qc->err_mask |= ac_err_mask(pp->tf.command);
 754                         ata_qc_complete(qc);
 755                 }
 756         } else
 757                 sil24_error_intr(ap, slot_stat);
 758 }
 759
 760 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs)
 761 {
 762         struct ata_host_set *host_set = dev_instance;
 763         struct sil24_host_priv *hpriv = host_set->private_data;
 764         unsigned handled = 0;
 765         u32 status;
 766         int i;
 767
 768         status = readl(hpriv->host_base + HOST_IRQ_STAT);
 769
 770         if (status == 0xffffffff) {
 771                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 772                        "PCI fault or device removal?\n");
 773                 goto out;
 774         }
 775
 776         if (!(status & IRQ_STAT_4PORTS))
 777                 goto out;
 778
 779         spin_lock(&host_set->lock);
 780
 781         for (i = 0; i < host_set->n_ports; i++)
 782                 if (status & (1 << i)) {
 783                         struct ata_port *ap = host_set->ports[i];
 784                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 785                                 sil24_host_intr(host_set->ports[i]);
 786                                 handled++;
 787                         } else
 788                                 printk(KERN_ERR DRV_NAME
 789                                        ": interrupt from disabled port %d\n", i);
 790                 }
 791
 792         spin_unlock(&host_set->lock);
 793  out:
 794         return IRQ_RETVAL(handled);
 795 }
 796
 797 static inline void sil24_cblk_free(struct sil24_port_priv *pp, struct device *dev)
 798 {
 799         const size_t cb_size = sizeof(*pp->cmd_block);
 800
 801         dma_free_coherent(dev, cb_size, pp->cmd_block, pp->cmd_block_dma);
 802 }
 803
 804 static int sil24_port_start(struct ata_port *ap)
 805 {
 806         struct device *dev = ap->host_set->dev;
 807         struct sil24_port_priv *pp;
 808         union sil24_cmd_block *cb;
 809         size_t cb_size = sizeof(*cb);
 810         dma_addr_t cb_dma;
 811         int rc = -ENOMEM;
 812
 813         pp = kzalloc(sizeof(*pp), GFP_KERNEL);
 814         if (!pp)
 815                 goto err_out;
 816
 817         pp->tf.command = ATA_DRDY;
 818
 819         cb = dma_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
 820         if (!cb)
 821                 goto err_out_pp;
 822         memset(cb, 0, cb_size);
 823
 824         rc = ata_pad_alloc(ap, dev);
 825         if (rc)
 826                 goto err_out_pad;
 827
 828         pp->cmd_block = cb;
 829         pp->cmd_block_dma = cb_dma;
 830
 831         ap->private_data = pp;
 832
 833         return 0;
 834
 835 err_out_pad:
 836         sil24_cblk_free(pp, dev);
 837 err_out_pp:
 838         kfree(pp);
 839 err_out:
 840         return rc;
 841 }
 842
 843 static void sil24_port_stop(struct ata_port *ap)
 844 {
 845         struct device *dev = ap->host_set->dev;
 846         struct sil24_port_priv *pp = ap->private_data;
 847
 848         sil24_cblk_free(pp, dev);
 849         ata_pad_free(ap, dev);
 850         kfree(pp);
 851 }
 852
 853 static void sil24_host_stop(struct ata_host_set *host_set)
 854 {
 855         struct sil24_host_priv *hpriv = host_set->private_data;
 856         struct pci_dev *pdev = to_pci_dev(host_set->dev);
 857
 858         pci_iounmap(pdev, hpriv->host_base);
 859         pci_iounmap(pdev, hpriv->port_base);
 860         kfree(hpriv);
 861 }
 862
 863 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
 864 {
 865         static int printed_version = 0;
 866         unsigned int board_id = (unsigned int)ent->driver_data;
 867         struct ata_port_info *pinfo = &sil24_port_info[board_id];
 868         struct ata_probe_ent *probe_ent = NULL;
 869         struct sil24_host_priv *hpriv = NULL;
 870         void __iomem *host_base = NULL;
 871         void __iomem *port_base = NULL;
 872         int i, rc;
 873
 874         if (!printed_version++)
 875                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 876
 877         rc = pci_enable_device(pdev);
 878         if (rc)
 879                 return rc;
 880
 881         rc = pci_request_regions(pdev, DRV_NAME);
 882         if (rc)
 883                 goto out_disable;
 884
 885         rc = -ENOMEM;
 886         /* map mmio registers */
 887         host_base = pci_iomap(pdev, 0, 0);
 888         if (!host_base)
 889                 goto out_free;
 890         port_base = pci_iomap(pdev, 2, 0);
 891         if (!port_base)
 892                 goto out_free;
 893
 894         /* allocate & init probe_ent and hpriv */
 895         probe_ent = kzalloc(sizeof(*probe_ent), GFP_KERNEL);
 896         if (!probe_ent)
 897                 goto out_free;
 898
 899         hpriv = kzalloc(sizeof(*hpriv), GFP_KERNEL);
 900         if (!hpriv)
 901                 goto out_free;
 902
 903         probe_ent->dev = pci_dev_to_dev(pdev);
 904         INIT_LIST_HEAD(&probe_ent->node);
 905
 906         probe_ent->sht          = pinfo->sht;
 907         probe_ent->host_flags   = pinfo->host_flags;
 908         probe_ent->pio_mask     = pinfo->pio_mask;
 909         probe_ent->mwdma_mask   = pinfo->mwdma_mask;
 910         probe_ent->udma_mask    = pinfo->udma_mask;
 911         probe_ent->port_ops     = pinfo->port_ops;
 912         probe_ent->n_ports      = SIL24_FLAG2NPORTS(pinfo->host_flags);
 913
 914         probe_ent->irq = pdev->irq;
 915         probe_ent->irq_flags = SA_SHIRQ;
 916         probe_ent->mmio_base = port_base;
 917         probe_ent->private_data = hpriv;
 918
 919         hpriv->host_base = host_base;
 920         hpriv->port_base = port_base;
 921
 922         /*
 923          * Configure the device
 924          */
 925         /*
 926          * FIXME: This device is certainly 64-bit capable.  We just
 927          * don't know how to use it.  After fixing 32bit activation in
 928          * this function, enable 64bit masks here.
 929          */
 930         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 931         if (rc) {
 932                 dev_printk(KERN_ERR, &pdev->dev,
 933                            "32-bit DMA enable failed\n");
 934                 goto out_free;
 935         }
 936         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
 937         if (rc) {
 938                 dev_printk(KERN_ERR, &pdev->dev,
 939                            "32-bit consistent DMA enable failed\n");
 940                 goto out_free;
 941         }
 942
 943         /* GPIO off */
 944         writel(0, host_base + HOST_FLASH_CMD);
 945
 946         /* clear global reset & mask interrupts during initialization */
 947         writel(0, host_base + HOST_CTRL);
 948
 949         for (i = 0; i < probe_ent->n_ports; i++) {
 950                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
 951                 unsigned long portu = (unsigned long)port;
 952                 u32 tmp;
 953
 954                 probe_ent->port[i].cmd_addr = portu + PORT_PRB;
 955                 probe_ent->port[i].scr_addr = portu + PORT_SCONTROL;
 956
 957                 ata_std_ports(&probe_ent->port[i]);
 958
 959                 /* Initial PHY setting */
 960                 writel(0x20c, port + PORT_PHY_CFG);
 961
 962                 /* Clear port RST */
 963                 tmp = readl(port + PORT_CTRL_STAT);
 964                 if (tmp & PORT_CS_PORT_RST) {
 965                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
 966                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 967                                                 PORT_CS_PORT_RST,
 968                                                 PORT_CS_PORT_RST, 10, 100);
 969                         if (tmp & PORT_CS_PORT_RST)
 970                                 dev_printk(KERN_ERR, &pdev->dev,
 971                                            "failed to clear port RST\n");
 972                 }
 973
 974                 /* Zero error counters. */
 975                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
 976                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
 977                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
 978                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
 979                 writel(0x0000, port + PORT_CRC_ERR_CNT);
 980                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
 981
 982                 /* FIXME: 32bit activation? */
 983                 writel(0, port + PORT_ACTIVATE_UPPER_ADDR);
 984                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_STAT);
 985
 986                 /* Configure interrupts */
 987                 writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 988                 writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 989                        PORT_IRQ_SDB_NOTIFY, port + PORT_IRQ_ENABLE_SET);
 990
 991                 /* Clear interrupts */
 992                 writel(0x0fff0fff, port + PORT_IRQ_STAT);
 993                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
 994
 995                 /* Clear port multiplier enable and resume bits */
 996                 writel(PORT_CS_PM_EN | PORT_CS_RESUME, port + PORT_CTRL_CLR);
 997
 998                 /* Reset itself */
 999                 if (__sil24_reset_controller(port))
1000                         dev_printk(KERN_ERR, &pdev->dev,
1001                                    "failed to reset controller\n");
1002         }
1003
1004         /* Turn on interrupts */
1005         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1006
1007         pci_set_master(pdev);
1008
1009         /* FIXME: check ata_device_add return value */
1010         ata_device_add(probe_ent);
1011
1012         kfree(probe_ent);
1013         return 0;
1014
1015  out_free:
1016         if (host_base)
1017                 pci_iounmap(pdev, host_base);
1018         if (port_base)
1019                 pci_iounmap(pdev, port_base);
1020         kfree(probe_ent);
1021         kfree(hpriv);
1022         pci_release_regions(pdev);
1023  out_disable:
1024         pci_disable_device(pdev);
1025         return rc;
1026 }
1027
1028 static int __init sil24_init(void)
1029 {
1030         return pci_module_init(&sil24_pci_driver);
1031 }
1032
1033 static void __exit sil24_exit(void)
1034 {
1035         pci_unregister_driver(&sil24_pci_driver);
1036 }
1037
1038 MODULE_AUTHOR("Tejun Heo");
1039 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1040 MODULE_LICENSE("GPL");
1041 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1042
1043 module_init(sil24_init);
1044 module_exit(sil24_exit);