err.no Git - linux-2.6/blob - drivers/scsi/sata_promise.c

   1 /*
   2  *  sata_promise.c - Promise SATA
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2003-2004 Red Hat, Inc.
   9  *
  10  *  The contents of this file are subject to the Open
  11  *  Software License version 1.1 that can be found at
  12  *  http://www.opensource.org/licenses/osl-1.1.txt and is included herein
  13  *  by reference.
  14  *
  15  *  Alternatively, the contents of this file may be used under the terms
  16  *  of the GNU General Public License version 2 (the "GPL") as distributed
  17  *  in the kernel source COPYING file, in which case the provisions of
  18  *  the GPL are applicable instead of the above.  If you wish to allow
  19  *  the use of your version of this file only under the terms of the
  20  *  GPL and not to allow others to use your version of this file under
  21  *  the OSL, indicate your decision by deleting the provisions above and
  22  *  replace them with the notice and other provisions required by the GPL.
  23  *  If you do not delete the provisions above, a recipient may use your
  24  *  version of this file under either the OSL or the GPL.
  25  *
  26  */
  27
  28 #include <linux/kernel.h>
  29 #include <linux/module.h>
  30 #include <linux/pci.h>
  31 #include <linux/init.h>
  32 #include <linux/blkdev.h>
  33 #include <linux/delay.h>
  34 #include <linux/interrupt.h>
  35 #include <linux/sched.h>
  36 #include "scsi.h"
  37 #include <scsi/scsi_host.h>
  38 #include <linux/libata.h>
  39 #include <asm/io.h>
  40 #include "sata_promise.h"
  41
  42 #define DRV_NAME        "sata_promise"
  43 #define DRV_VERSION     "1.01"
  44
  45
  46 enum {
  47         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
  48         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
  49         PDC_TBG_MODE            = 0x41, /* TBG mode */
  50         PDC_FLASH_CTL           = 0x44, /* Flash control register */
  51         PDC_PCI_CTL             = 0x48, /* PCI control and status register */
  52         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
  53         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
  54         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
  55         PDC_SLEW_CTL            = 0x470, /* slew rate control reg */
  56
  57         PDC_ERR_MASK            = (1<<19) | (1<<20) | (1<<21) | (1<<22) |
  58                                   (1<<8) | (1<<9) | (1<<10),
  59
  60         board_2037x             = 0,    /* FastTrak S150 TX2plus */
  61         board_20319             = 1,    /* FastTrak S150 TX4 */
  62         board_20619             = 2,    /* FastTrak TX4000 */
  63
  64         PDC_HAS_PATA            = (1 << 1), /* PDC20375 has PATA */
  65
  66         PDC_RESET               = (1 << 11), /* HDMA reset */
  67 };
  68
  69
  70 struct pdc_port_priv {
  71         u8                      *pkt;
  72         dma_addr_t              pkt_dma;
  73 };
  74
  75 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg);
  76 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
  77 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
  78 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs);
  79 static void pdc_eng_timeout(struct ata_port *ap);
  80 static int pdc_port_start(struct ata_port *ap);
  81 static void pdc_port_stop(struct ata_port *ap);
  82 static void pdc_phy_reset(struct ata_port *ap);
  83 static void pdc_qc_prep(struct ata_queued_cmd *qc);
  84 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf);
  85 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf);
  86 static void pdc_irq_clear(struct ata_port *ap);
  87 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc);
  88
  89 static Scsi_Host_Template pdc_ata_sht = {
  90         .module                 = THIS_MODULE,
  91         .name                   = DRV_NAME,
  92         .ioctl                  = ata_scsi_ioctl,
  93         .queuecommand           = ata_scsi_queuecmd,
  94         .eh_strategy_handler    = ata_scsi_error,
  95         .can_queue              = ATA_DEF_QUEUE,
  96         .this_id                = ATA_SHT_THIS_ID,
  97         .sg_tablesize           = LIBATA_MAX_PRD,
  98         .max_sectors            = ATA_MAX_SECTORS,
  99         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 100         .emulated               = ATA_SHT_EMULATED,
 101         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 102         .proc_name              = DRV_NAME,
 103         .dma_boundary           = ATA_DMA_BOUNDARY,
 104         .slave_configure        = ata_scsi_slave_config,
 105         .bios_param             = ata_std_bios_param,
 106         .ordered_flush          = 1,
 107 };
 108
 109 static struct ata_port_operations pdc_ata_ops = {
 110         .port_disable           = ata_port_disable,
 111         .tf_load                = pdc_tf_load_mmio,
 112         .tf_read                = ata_tf_read,
 113         .check_status           = ata_check_status,
 114         .exec_command           = pdc_exec_command_mmio,
 115         .dev_select             = ata_std_dev_select,
 116         .phy_reset              = pdc_phy_reset,
 117         .qc_prep                = pdc_qc_prep,
 118         .qc_issue               = pdc_qc_issue_prot,
 119         .eng_timeout            = pdc_eng_timeout,
 120         .irq_handler            = pdc_interrupt,
 121         .irq_clear              = pdc_irq_clear,
 122         .scr_read               = pdc_sata_scr_read,
 123         .scr_write              = pdc_sata_scr_write,
 124         .port_start             = pdc_port_start,
 125         .port_stop              = pdc_port_stop,
 126 };
 127
 128 static struct ata_port_info pdc_port_info[] = {
 129         /* board_2037x */
 130         {
 131                 .sht            = &pdc_ata_sht,
 132                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 133                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 134                 .pio_mask       = 0x1f, /* pio0-4 */
 135                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 136                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 137                 .port_ops       = &pdc_ata_ops,
 138         },
 139
 140         /* board_20319 */
 141         {
 142                 .sht            = &pdc_ata_sht,
 143                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 144                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
 145                 .pio_mask       = 0x1f, /* pio0-4 */
 146                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 147                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 148                 .port_ops       = &pdc_ata_ops,
 149         },
 150
 151         /* board_20619 */
 152         {
 153                 .sht            = &pdc_ata_sht,
 154                 .host_flags     = ATA_FLAG_NO_LEGACY | ATA_FLAG_SRST |
 155                                   ATA_FLAG_MMIO | ATA_FLAG_SLAVE_POSS,
 156                 .pio_mask       = 0x1f, /* pio0-4 */
 157                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 158                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 159                 .port_ops       = &pdc_ata_ops,
 160         },
 161 };
 162
 163 static struct pci_device_id pdc_ata_pci_tbl[] = {
 164         { PCI_VENDOR_ID_PROMISE, 0x3371, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 165           board_2037x },
 166         { PCI_VENDOR_ID_PROMISE, 0x3373, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 167           board_2037x },
 168         { PCI_VENDOR_ID_PROMISE, 0x3375, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 169           board_2037x },
 170         { PCI_VENDOR_ID_PROMISE, 0x3376, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 171           board_2037x },
 172         { PCI_VENDOR_ID_PROMISE, 0x3574, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 173           board_2037x },
 174         { PCI_VENDOR_ID_PROMISE, 0x3d75, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 175           board_2037x },
 176
 177         { PCI_VENDOR_ID_PROMISE, 0x3318, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 178           board_20319 },
 179         { PCI_VENDOR_ID_PROMISE, 0x3319, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 180           board_20319 },
 181         { PCI_VENDOR_ID_PROMISE, 0x3d18, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 182           board_20319 },
 183
 184         { PCI_VENDOR_ID_PROMISE, 0x6629, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
 185           board_20619 },
 186
 187         { }     /* terminate list */
 188 };
 189
 190
 191 static struct pci_driver pdc_ata_pci_driver = {
 192         .name                   = DRV_NAME,
 193         .id_table               = pdc_ata_pci_tbl,
 194         .probe                  = pdc_ata_init_one,
 195         .remove                 = ata_pci_remove_one,
 196 };
 197
 198
 199 static int pdc_port_start(struct ata_port *ap)
 200 {
 201         struct device *dev = ap->host_set->dev;
 202         struct pdc_port_priv *pp;
 203         int rc;
 204
 205         rc = ata_port_start(ap);
 206         if (rc)
 207                 return rc;
 208
 209         pp = kmalloc(sizeof(*pp), GFP_KERNEL);
 210         if (!pp) {
 211                 rc = -ENOMEM;
 212                 goto err_out;
 213         }
 214         memset(pp, 0, sizeof(*pp));
 215
 216         pp->pkt = dma_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
 217         if (!pp->pkt) {
 218                 rc = -ENOMEM;
 219                 goto err_out_kfree;
 220         }
 221
 222         ap->private_data = pp;
 223
 224         return 0;
 225
 226 err_out_kfree:
 227         kfree(pp);
 228 err_out:
 229         ata_port_stop(ap);
 230         return rc;
 231 }
 232
 233
 234 static void pdc_port_stop(struct ata_port *ap)
 235 {
 236         struct device *dev = ap->host_set->dev;
 237         struct pdc_port_priv *pp = ap->private_data;
 238
 239         ap->private_data = NULL;
 240         dma_free_coherent(dev, 128, pp->pkt, pp->pkt_dma);
 241         kfree(pp);
 242         ata_port_stop(ap);
 243 }
 244
 245
 246 static void pdc_reset_port(struct ata_port *ap)
 247 {
 248         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_CTLSTAT;
 249         unsigned int i;
 250         u32 tmp;
 251
 252         for (i = 11; i > 0; i--) {
 253                 tmp = readl(mmio);
 254                 if (tmp & PDC_RESET)
 255                         break;
 256
 257                 udelay(100);
 258
 259                 tmp |= PDC_RESET;
 260                 writel(tmp, mmio);
 261         }
 262
 263         tmp &= ~PDC_RESET;
 264         writel(tmp, mmio);
 265         readl(mmio);    /* flush */
 266 }
 267
 268 static void pdc_phy_reset(struct ata_port *ap)
 269 {
 270         pdc_reset_port(ap);
 271         sata_phy_reset(ap);
 272 }
 273
 274 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg)
 275 {
 276         if (sc_reg > SCR_CONTROL)
 277                 return 0xffffffffU;
 278         return readl((void *) ap->ioaddr.scr_addr + (sc_reg * 4));
 279 }
 280
 281
 282 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg,
 283                                u32 val)
 284 {
 285         if (sc_reg > SCR_CONTROL)
 286                 return;
 287         writel(val, (void *) ap->ioaddr.scr_addr + (sc_reg * 4));
 288 }
 289
 290 static void pdc_qc_prep(struct ata_queued_cmd *qc)
 291 {
 292         struct pdc_port_priv *pp = qc->ap->private_data;
 293         unsigned int i;
 294
 295         VPRINTK("ENTER\n");
 296
 297         switch (qc->tf.protocol) {
 298         case ATA_PROT_DMA:
 299                 ata_qc_prep(qc);
 300                 /* fall through */
 301
 302         case ATA_PROT_NODATA:
 303                 i = pdc_pkt_header(&qc->tf, qc->ap->prd_dma,
 304                                    qc->dev->devno, pp->pkt);
 305
 306                 if (qc->tf.flags & ATA_TFLAG_LBA48)
 307                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
 308                 else
 309                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
 310
 311                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
 312                 break;
 313
 314         default:
 315                 break;
 316         }
 317 }
 318
 319 static void pdc_eng_timeout(struct ata_port *ap)
 320 {
 321         u8 drv_stat;
 322         struct ata_queued_cmd *qc;
 323
 324         DPRINTK("ENTER\n");
 325
 326         qc = ata_qc_from_tag(ap, ap->active_tag);
 327         if (!qc) {
 328                 printk(KERN_ERR "ata%u: BUG: timeout without command\n",
 329                        ap->id);
 330                 goto out;
 331         }
 332
 333         /* hack alert!  We cannot use the supplied completion
 334          * function from inside the ->eh_strategy_handler() thread.
 335          * libata is the only user of ->eh_strategy_handler() in
 336          * any kernel, so the default scsi_done() assumes it is
 337          * not being called from the SCSI EH.
 338          */
 339         qc->scsidone = scsi_finish_command;
 340
 341         switch (qc->tf.protocol) {
 342         case ATA_PROT_DMA:
 343         case ATA_PROT_NODATA:
 344                 printk(KERN_ERR "ata%u: command timeout\n", ap->id);
 345                 ata_qc_complete(qc, ata_wait_idle(ap) | ATA_ERR);
 346                 break;
 347
 348         default:
 349                 drv_stat = ata_busy_wait(ap, ATA_BUSY | ATA_DRQ, 1000);
 350
 351                 printk(KERN_ERR "ata%u: unknown timeout, cmd 0x%x stat 0x%x\n",
 352                        ap->id, qc->tf.command, drv_stat);
 353
 354                 ata_qc_complete(qc, drv_stat);
 355                 break;
 356         }
 357
 358 out:
 359         DPRINTK("EXIT\n");
 360 }
 361
 362 static inline unsigned int pdc_host_intr( struct ata_port *ap,
 363                                           struct ata_queued_cmd *qc)
 364 {
 365         u8 status;
 366         unsigned int handled = 0, have_err = 0;
 367         u32 tmp;
 368         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_GLOBAL_CTL;
 369
 370         tmp = readl(mmio);
 371         if (tmp & PDC_ERR_MASK) {
 372                 have_err = 1;
 373                 pdc_reset_port(ap);
 374         }
 375
 376         switch (qc->tf.protocol) {
 377         case ATA_PROT_DMA:
 378         case ATA_PROT_NODATA:
 379                 status = ata_wait_idle(ap);
 380                 if (have_err)
 381                         status |= ATA_ERR;
 382                 ata_qc_complete(qc, status);
 383                 handled = 1;
 384                 break;
 385
 386         default:
 387                 ap->stats.idle_irq++;
 388                 break;
 389         }
 390
 391         return handled;
 392 }
 393
 394 static void pdc_irq_clear(struct ata_port *ap)
 395 {
 396         struct ata_host_set *host_set = ap->host_set;
 397         void *mmio = host_set->mmio_base;
 398
 399         readl(mmio + PDC_INT_SEQMASK);
 400 }
 401
 402 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs)
 403 {
 404         struct ata_host_set *host_set = dev_instance;
 405         struct ata_port *ap;
 406         u32 mask = 0;
 407         unsigned int i, tmp;
 408         unsigned int handled = 0;
 409         void *mmio_base;
 410
 411         VPRINTK("ENTER\n");
 412
 413         if (!host_set || !host_set->mmio_base) {
 414                 VPRINTK("QUICK EXIT\n");
 415                 return IRQ_NONE;
 416         }
 417
 418         mmio_base = host_set->mmio_base;
 419
 420         /* reading should also clear interrupts */
 421         mask = readl(mmio_base + PDC_INT_SEQMASK);
 422
 423         if (mask == 0xffffffff) {
 424                 VPRINTK("QUICK EXIT 2\n");
 425                 return IRQ_NONE;
 426         }
 427         mask &= 0xffff;         /* only 16 tags possible */
 428         if (!mask) {
 429                 VPRINTK("QUICK EXIT 3\n");
 430                 return IRQ_NONE;
 431         }
 432
 433         spin_lock(&host_set->lock);
 434
 435         writel(mask, mmio_base + PDC_INT_SEQMASK);
 436
 437         for (i = 0; i < host_set->n_ports; i++) {
 438                 VPRINTK("port %u\n", i);
 439                 ap = host_set->ports[i];
 440                 tmp = mask & (1 << (i + 1));
 441                 if (tmp && ap && (!(ap->flags & ATA_FLAG_PORT_DISABLED))) {
 442                         struct ata_queued_cmd *qc;
 443
 444                         qc = ata_qc_from_tag(ap, ap->active_tag);
 445                         if (qc && (!(qc->tf.ctl & ATA_NIEN)))
 446                                 handled += pdc_host_intr(ap, qc);
 447                 }
 448         }
 449
 450         spin_unlock(&host_set->lock);
 451
 452         VPRINTK("EXIT\n");
 453
 454         return IRQ_RETVAL(handled);
 455 }
 456
 457 static inline void pdc_packet_start(struct ata_queued_cmd *qc)
 458 {
 459         struct ata_port *ap = qc->ap;
 460         struct pdc_port_priv *pp = ap->private_data;
 461         unsigned int port_no = ap->port_no;
 462         u8 seq = (u8) (port_no + 1);
 463
 464         VPRINTK("ENTER, ap %p\n", ap);
 465
 466         writel(0x00000001, ap->host_set->mmio_base + (seq * 4));
 467         readl(ap->host_set->mmio_base + (seq * 4));     /* flush */
 468
 469         pp->pkt[2] = seq;
 470         wmb();                  /* flush PRD, pkt writes */
 471         writel(pp->pkt_dma, (void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT);
 472         readl((void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT); /* flush */
 473 }
 474
 475 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc)
 476 {
 477         switch (qc->tf.protocol) {
 478         case ATA_PROT_DMA:
 479         case ATA_PROT_NODATA:
 480                 pdc_packet_start(qc);
 481                 return 0;
 482
 483         case ATA_PROT_ATAPI_DMA:
 484                 BUG();
 485                 break;
 486
 487         default:
 488                 break;
 489         }
 490
 491         return ata_qc_issue_prot(qc);
 492 }
 493
 494 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf)
 495 {
 496         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 497                  tf->protocol == ATA_PROT_NODATA);
 498         ata_tf_load(ap, tf);
 499 }
 500
 501
 502 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf)
 503 {
 504         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 505                  tf->protocol == ATA_PROT_NODATA);
 506         ata_exec_command(ap, tf);
 507 }
 508
 509
 510 static void pdc_ata_setup_port(struct ata_ioports *port, unsigned long base)
 511 {
 512         port->cmd_addr          = base;
 513         port->data_addr         = base;
 514         port->feature_addr      =
 515         port->error_addr        = base + 0x4;
 516         port->nsect_addr        = base + 0x8;
 517         port->lbal_addr         = base + 0xc;
 518         port->lbam_addr         = base + 0x10;
 519         port->lbah_addr         = base + 0x14;
 520         port->device_addr       = base + 0x18;
 521         port->command_addr      =
 522         port->status_addr       = base + 0x1c;
 523         port->altstatus_addr    =
 524         port->ctl_addr          = base + 0x38;
 525 }
 526
 527
 528 static void pdc_host_init(unsigned int chip_id, struct ata_probe_ent *pe)
 529 {
 530         void *mmio = pe->mmio_base;
 531         u32 tmp;
 532
 533         /*
 534          * Except for the hotplug stuff, this is voodoo from the
 535          * Promise driver.  Label this entire section
 536          * "TODO: figure out why we do this"
 537          */
 538
 539         /* change FIFO_SHD to 8 dwords, enable BMR_BURST */
 540         tmp = readl(mmio + PDC_FLASH_CTL);
 541         tmp |= 0x12000; /* bit 16 (fifo 8 dw) and 13 (bmr burst?) */
 542         writel(tmp, mmio + PDC_FLASH_CTL);
 543
 544         /* clear plug/unplug flags for all ports */
 545         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
 546         writel(tmp | 0xff, mmio + PDC_SATA_PLUG_CSR);
 547
 548         /* mask plug/unplug ints */
 549         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
 550         writel(tmp | 0xff0000, mmio + PDC_SATA_PLUG_CSR);
 551
 552         /* reduce TBG clock to 133 Mhz. */
 553         tmp = readl(mmio + PDC_TBG_MODE);
 554         tmp &= ~0x30000; /* clear bit 17, 16*/
 555         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
 556         writel(tmp, mmio + PDC_TBG_MODE);
 557
 558         readl(mmio + PDC_TBG_MODE);     /* flush */
 559         msleep(10);
 560
 561         /* adjust slew rate control register. */
 562         tmp = readl(mmio + PDC_SLEW_CTL);
 563         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
 564         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
 565         writel(tmp, mmio + PDC_SLEW_CTL);
 566 }
 567
 568 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 569 {
 570         static int printed_version;
 571         struct ata_probe_ent *probe_ent = NULL;
 572         unsigned long base;
 573         void *mmio_base;
 574         unsigned int board_idx = (unsigned int) ent->driver_data;
 575         int pci_dev_busy = 0;
 576         int rc;
 577
 578         if (!printed_version++)
 579                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
 580
 581         /*
 582          * If this driver happens to only be useful on Apple's K2, then
 583          * we should check that here as it has a normal Serverworks ID
 584          */
 585         rc = pci_enable_device(pdev);
 586         if (rc)
 587                 return rc;
 588
 589         rc = pci_request_regions(pdev, DRV_NAME);
 590         if (rc) {
 591                 pci_dev_busy = 1;
 592                 goto err_out;
 593         }
 594
 595         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 596         if (rc)
 597                 goto err_out_regions;
 598         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 599         if (rc)
 600                 goto err_out_regions;
 601
 602         probe_ent = kmalloc(sizeof(*probe_ent), GFP_KERNEL);
 603         if (probe_ent == NULL) {
 604                 rc = -ENOMEM;
 605                 goto err_out_regions;
 606         }
 607
 608         memset(probe_ent, 0, sizeof(*probe_ent));
 609         probe_ent->dev = pci_dev_to_dev(pdev);
 610         INIT_LIST_HEAD(&probe_ent->node);
 611
 612         mmio_base = ioremap(pci_resource_start(pdev, 3),
 613                             pci_resource_len(pdev, 3));
 614         if (mmio_base == NULL) {
 615                 rc = -ENOMEM;
 616                 goto err_out_free_ent;
 617         }
 618         base = (unsigned long) mmio_base;
 619
 620         probe_ent->sht          = pdc_port_info[board_idx].sht;
 621         probe_ent->host_flags   = pdc_port_info[board_idx].host_flags;
 622         probe_ent->pio_mask     = pdc_port_info[board_idx].pio_mask;
 623         probe_ent->mwdma_mask   = pdc_port_info[board_idx].mwdma_mask;
 624         probe_ent->udma_mask    = pdc_port_info[board_idx].udma_mask;
 625         probe_ent->port_ops     = pdc_port_info[board_idx].port_ops;
 626
 627         probe_ent->irq = pdev->irq;
 628         probe_ent->irq_flags = SA_SHIRQ;
 629         probe_ent->mmio_base = mmio_base;
 630
 631         pdc_ata_setup_port(&probe_ent->port[0], base + 0x200);
 632         pdc_ata_setup_port(&probe_ent->port[1], base + 0x280);
 633
 634         probe_ent->port[0].scr_addr = base + 0x400;
 635         probe_ent->port[1].scr_addr = base + 0x500;
 636
 637         /* notice 4-port boards */
 638         switch (board_idx) {
 639         case board_20319:
 640                 probe_ent->n_ports = 4;
 641
 642                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
 643                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
 644
 645                 probe_ent->port[2].scr_addr = base + 0x600;
 646                 probe_ent->port[3].scr_addr = base + 0x700;
 647                 break;
 648         case board_2037x:
 649                 probe_ent->n_ports = 2;
 650                 break;
 651         case board_20619:
 652                 probe_ent->n_ports = 4;
 653
 654                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
 655                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
 656
 657                 probe_ent->port[2].scr_addr = base + 0x600;
 658                 probe_ent->port[3].scr_addr = base + 0x700;
 659                 break;
 660         default:
 661                 BUG();
 662                 break;
 663         }
 664
 665         pci_set_master(pdev);
 666
 667         /* initialize adapter */
 668         pdc_host_init(board_idx, probe_ent);
 669
 670         /* FIXME: check ata_device_add return value */
 671         ata_device_add(probe_ent);
 672         kfree(probe_ent);
 673
 674         return 0;
 675
 676 err_out_free_ent:
 677         kfree(probe_ent);
 678 err_out_regions:
 679         pci_release_regions(pdev);
 680 err_out:
 681         if (!pci_dev_busy)
 682                 pci_disable_device(pdev);
 683         return rc;
 684 }
 685
 686
 687 static int __init pdc_ata_init(void)
 688 {
 689         return pci_module_init(&pdc_ata_pci_driver);
 690 }
 691
 692
 693 static void __exit pdc_ata_exit(void)
 694 {
 695         pci_unregister_driver(&pdc_ata_pci_driver);
 696 }
 697
 698
 699 MODULE_AUTHOR("Jeff Garzik");
 700 MODULE_DESCRIPTION("Promise ATA TX2/TX4/TX4000 low-level driver");
 701 MODULE_LICENSE("GPL");
 702 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
 703 MODULE_VERSION(DRV_VERSION);
 704
 705 module_init(pdc_ata_init);
 706 module_exit(pdc_ata_exit);