err.no Git - linux-2.6/blob - drivers/scsi/ata_piix.c

   1 /*
   2  *    ata_piix.c - Intel PATA/SATA controllers
   3  *
   4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *
   9  *      Copyright 2003-2005 Red Hat Inc
  10  *      Copyright 2003-2005 Jeff Garzik
  11  *
  12  *
  13  *      Copyright header from piix.c:
  14  *
  15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
  16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
  17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
  18  *
  19  *
  20  *  This program is free software; you can redistribute it and/or modify
  21  *  it under the terms of the GNU General Public License as published by
  22  *  the Free Software Foundation; either version 2, or (at your option)
  23  *  any later version.
  24  *
  25  *  This program is distributed in the hope that it will be useful,
  26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  *  GNU General Public License for more details.
  29  *
  30  *  You should have received a copy of the GNU General Public License
  31  *  along with this program; see the file COPYING.  If not, write to
  32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  33  *
  34  *
  35  *  libata documentation is available via 'make {ps|pdf}docs',
  36  *  as Documentation/DocBook/libata.*
  37  *
  38  *  Hardware documentation available at http://developer.intel.com/
  39  *
  40  * Documentation
  41  *      Publically available from Intel web site. Errata documentation
  42  * is also publically available. As an aide to anyone hacking on this
  43  * driver the list of errata that are relevant is below.going back to
  44  * PIIX4. Older device documentation is now a bit tricky to find.
  45  *
  46  * The chipsets all follow very much the same design. The orginal Triton
  47  * series chipsets do _not_ support independant device timings, but this
  48  * is fixed in Triton II. With the odd mobile exception the chips then
  49  * change little except in gaining more modes until SATA arrives. This
  50  * driver supports only the chips with independant timing (that is those
  51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
  52  * for the early chip drivers.
  53  *
  54  * Errata of note:
  55  *
  56  * Unfixable
  57  *      PIIX4    errata #9      - Only on ultra obscure hw
  58  *      ICH3     errata #13     - Not observed to affect real hw
  59  *                                by Intel
  60  *
  61  * Things we must deal with
  62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
  63  *                                (must stop/start dma to recover)
  64  *      440MX   errata #15      - As PIIX4 errata #10
  65  *      PIIX4   errata #15      - Must not read control registers
  66  *                                during a PIO transfer
  67  *      440MX   errata #13      - As PIIX4 errata #15
  68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
  69  *      ICH0/1  errata #55      - As ICH2 errata #21
  70  *      ICH2    spec c #9       - Extra operations needed to handle
  71  *                                drive hotswap [NOT YET SUPPORTED]
  72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
  73  *                                and must be dword aligned
  74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
  75  *
  76  * Should have been BIOS fixed:
  77  *      450NX:  errata #19      - DMA hangs on old 450NX
  78  *      450NX:  errata #20      - DMA hangs on old 450NX
  79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
  80  *      ICH3    errata #15      - IDE deadlock under high load
  81  *                                (BIOS must set dev 31 fn 0 bit 23)
  82  *      ICH3    errata #18      - Don't use native mode
  83  */
  84
  85 #include <linux/kernel.h>
  86 #include <linux/module.h>
  87 #include <linux/pci.h>
  88 #include <linux/init.h>
  89 #include <linux/blkdev.h>
  90 #include <linux/delay.h>
  91 #include <linux/device.h>
  92 #include <scsi/scsi_host.h>
  93 #include <linux/libata.h>
  94
  95 #define DRV_NAME        "ata_piix"
  96 #define DRV_VERSION     "1.05"
  97
  98 enum {
  99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
 100         ICH5_PMR                = 0x90, /* port mapping register */
 101         ICH5_PCS                = 0x92, /* port control and status */
 102         PIIX_SCC                = 0x0A, /* sub-class code register */
 103
 104         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
 105         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
 106         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
 107         /* ICH6/7 use different scheme for map value */
 108         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
 109
 110         /* combined mode.  if set, PATA is channel 0.
 111          * if clear, PATA is channel 1.
 112          */
 113         PIIX_COMB_PATA_P0       = (1 << 1),
 114         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
 115
 116         PIIX_PORT_ENABLED       = (1 << 0),
 117         PIIX_PORT_PRESENT       = (1 << 4),
 118
 119         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
 120         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
 121
 122         ich5_pata               = 0,
 123         ich5_sata               = 1,
 124         piix4_pata              = 2,
 125         ich6_sata               = 3,
 126         ich6_sata_ahci          = 4,
 127
 128         PIIX_AHCI_DEVICE        = 6,
 129 };
 130
 131 static int piix_init_one (struct pci_dev *pdev,
 132                                     const struct pci_device_id *ent);
 133
 134 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes);
 135 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes);
 136 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
 137 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
 138
 139 static unsigned int in_module_init = 1;
 140
 141 static const struct pci_device_id piix_pci_tbl[] = {
 142 #ifdef ATA_ENABLE_PATA
 143         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
 144         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 145         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 146 #endif
 147
 148         /* NOTE: The following PCI ids must be kept in sync with the
 149          * list in drivers/pci/quirks.c.
 150          */
 151
 152         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 153         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 154         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 155         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 156         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
 157         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 158         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 159         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 160         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 161         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 162         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 163         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 164         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 165
 166         { }     /* terminate list */
 167 };
 168
 169 static struct pci_driver piix_pci_driver = {
 170         .name                   = DRV_NAME,
 171         .id_table               = piix_pci_tbl,
 172         .probe                  = piix_init_one,
 173         .remove                 = ata_pci_remove_one,
 174         .suspend                = ata_pci_device_suspend,
 175         .resume                 = ata_pci_device_resume,
 176 };
 177
 178 static struct scsi_host_template piix_sht = {
 179         .module                 = THIS_MODULE,
 180         .name                   = DRV_NAME,
 181         .ioctl                  = ata_scsi_ioctl,
 182         .queuecommand           = ata_scsi_queuecmd,
 183         .eh_timed_out           = ata_scsi_timed_out,
 184         .eh_strategy_handler    = ata_scsi_error,
 185         .can_queue              = ATA_DEF_QUEUE,
 186         .this_id                = ATA_SHT_THIS_ID,
 187         .sg_tablesize           = LIBATA_MAX_PRD,
 188         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 189         .emulated               = ATA_SHT_EMULATED,
 190         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 191         .proc_name              = DRV_NAME,
 192         .dma_boundary           = ATA_DMA_BOUNDARY,
 193         .slave_configure        = ata_scsi_slave_config,
 194         .bios_param             = ata_std_bios_param,
 195         .resume                 = ata_scsi_device_resume,
 196         .suspend                = ata_scsi_device_suspend,
 197 };
 198
 199 static const struct ata_port_operations piix_pata_ops = {
 200         .port_disable           = ata_port_disable,
 201         .set_piomode            = piix_set_piomode,
 202         .set_dmamode            = piix_set_dmamode,
 203
 204         .tf_load                = ata_tf_load,
 205         .tf_read                = ata_tf_read,
 206         .check_status           = ata_check_status,
 207         .exec_command           = ata_exec_command,
 208         .dev_select             = ata_std_dev_select,
 209
 210         .probe_reset            = piix_pata_probe_reset,
 211
 212         .bmdma_setup            = ata_bmdma_setup,
 213         .bmdma_start            = ata_bmdma_start,
 214         .bmdma_stop             = ata_bmdma_stop,
 215         .bmdma_status           = ata_bmdma_status,
 216         .qc_prep                = ata_qc_prep,
 217         .qc_issue               = ata_qc_issue_prot,
 218
 219         .eng_timeout            = ata_eng_timeout,
 220
 221         .irq_handler            = ata_interrupt,
 222         .irq_clear              = ata_bmdma_irq_clear,
 223
 224         .port_start             = ata_port_start,
 225         .port_stop              = ata_port_stop,
 226         .host_stop              = ata_host_stop,
 227 };
 228
 229 static const struct ata_port_operations piix_sata_ops = {
 230         .port_disable           = ata_port_disable,
 231
 232         .tf_load                = ata_tf_load,
 233         .tf_read                = ata_tf_read,
 234         .check_status           = ata_check_status,
 235         .exec_command           = ata_exec_command,
 236         .dev_select             = ata_std_dev_select,
 237
 238         .probe_reset            = piix_sata_probe_reset,
 239
 240         .bmdma_setup            = ata_bmdma_setup,
 241         .bmdma_start            = ata_bmdma_start,
 242         .bmdma_stop             = ata_bmdma_stop,
 243         .bmdma_status           = ata_bmdma_status,
 244         .qc_prep                = ata_qc_prep,
 245         .qc_issue               = ata_qc_issue_prot,
 246
 247         .eng_timeout            = ata_eng_timeout,
 248
 249         .irq_handler            = ata_interrupt,
 250         .irq_clear              = ata_bmdma_irq_clear,
 251
 252         .port_start             = ata_port_start,
 253         .port_stop              = ata_port_stop,
 254         .host_stop              = ata_host_stop,
 255 };
 256
 257 static struct ata_port_info piix_port_info[] = {
 258         /* ich5_pata */
 259         {
 260                 .sht            = &piix_sht,
 261                 .host_flags     = ATA_FLAG_SLAVE_POSS | PIIX_FLAG_CHECKINTR,
 262                 .pio_mask       = 0x1f, /* pio0-4 */
 263 #if 0
 264                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 265 #else
 266                 .mwdma_mask     = 0x00, /* mwdma broken */
 267 #endif
 268                 .udma_mask      = 0x3f, /* udma0-5 */
 269                 .port_ops       = &piix_pata_ops,
 270         },
 271
 272         /* ich5_sata */
 273         {
 274                 .sht            = &piix_sht,
 275                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
 276                                   PIIX_FLAG_CHECKINTR,
 277                 .pio_mask       = 0x1f, /* pio0-4 */
 278                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 279                 .udma_mask      = 0x7f, /* udma0-6 */
 280                 .port_ops       = &piix_sata_ops,
 281         },
 282
 283         /* piix4_pata */
 284         {
 285                 .sht            = &piix_sht,
 286                 .host_flags     = ATA_FLAG_SLAVE_POSS,
 287                 .pio_mask       = 0x1f, /* pio0-4 */
 288 #if 0
 289                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 290 #else
 291                 .mwdma_mask     = 0x00, /* mwdma broken */
 292 #endif
 293                 .udma_mask      = ATA_UDMA_MASK_40C,
 294                 .port_ops       = &piix_pata_ops,
 295         },
 296
 297         /* ich6_sata */
 298         {
 299                 .sht            = &piix_sht,
 300                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 301                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS,
 302                 .pio_mask       = 0x1f, /* pio0-4 */
 303                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 304                 .udma_mask      = 0x7f, /* udma0-6 */
 305                 .port_ops       = &piix_sata_ops,
 306         },
 307
 308         /* ich6_sata_ahci */
 309         {
 310                 .sht            = &piix_sht,
 311                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 312                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS |
 313                                   PIIX_FLAG_AHCI,
 314                 .pio_mask       = 0x1f, /* pio0-4 */
 315                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 316                 .udma_mask      = 0x7f, /* udma0-6 */
 317                 .port_ops       = &piix_sata_ops,
 318         },
 319 };
 320
 321 static struct pci_bits piix_enable_bits[] = {
 322         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
 323         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
 324 };
 325
 326 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
 327 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
 328 MODULE_LICENSE("GPL");
 329 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
 330 MODULE_VERSION(DRV_VERSION);
 331
 332 /**
 333  *      piix_pata_cbl_detect - Probe host controller cable detect info
 334  *      @ap: Port for which cable detect info is desired
 335  *
 336  *      Read 80c cable indicator from ATA PCI device's PCI config
 337  *      register.  This register is normally set by firmware (BIOS).
 338  *
 339  *      LOCKING:
 340  *      None (inherited from caller).
 341  */
 342 static void piix_pata_cbl_detect(struct ata_port *ap)
 343 {
 344         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 345         u8 tmp, mask;
 346
 347         /* no 80c support in host controller? */
 348         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
 349                 goto cbl40;
 350
 351         /* check BIOS cable detect results */
 352         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
 353         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
 354         if ((tmp & mask) == 0)
 355                 goto cbl40;
 356
 357         ap->cbl = ATA_CBL_PATA80;
 358         return;
 359
 360 cbl40:
 361         ap->cbl = ATA_CBL_PATA40;
 362         ap->udma_mask &= ATA_UDMA_MASK_40C;
 363 }
 364
 365 /**
 366  *      piix_pata_probeinit - probeinit for PATA host controller
 367  *      @ap: Target port
 368  *
 369  *      Probeinit including cable detection.
 370  *
 371  *      LOCKING:
 372  *      None (inherited from caller).
 373  */
 374 static void piix_pata_probeinit(struct ata_port *ap)
 375 {
 376         piix_pata_cbl_detect(ap);
 377         ata_std_probeinit(ap);
 378 }
 379
 380 /**
 381  *      piix_pata_probe_reset - Perform reset on PATA port and classify
 382  *      @ap: Port to reset
 383  *      @classes: Resulting classes of attached devices
 384  *
 385  *      Reset PATA phy and classify attached devices.
 386  *
 387  *      LOCKING:
 388  *      None (inherited from caller).
 389  */
 390 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes)
 391 {
 392         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 393
 394         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
 395                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
 396                 return 0;
 397         }
 398
 399         return ata_drive_probe_reset(ap, piix_pata_probeinit,
 400                                      ata_std_softreset, NULL,
 401                                      ata_std_postreset, classes);
 402 }
 403
 404 /**
 405  *      piix_sata_probe - Probe PCI device for present SATA devices
 406  *      @ap: Port associated with the PCI device we wish to probe
 407  *
 408  *      Reads SATA PCI device's PCI config register Port Configuration
 409  *      and Status (PCS) to determine port and device availability.
 410  *
 411  *      LOCKING:
 412  *      None (inherited from caller).
 413  *
 414  *      RETURNS:
 415  *      Non-zero if port is enabled, it may or may not have a device
 416  *      attached in that case (PRESENT bit would only be set if BIOS probe
 417  *      was done). Zero is returned if port is disabled.
 418  */
 419 static int piix_sata_probe (struct ata_port *ap)
 420 {
 421         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 422         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
 423         int orig_mask, mask, i;
 424         u8 pcs;
 425
 426         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
 427         orig_mask = (int) pcs & 0xff;
 428
 429         /* TODO: this is vaguely wrong for ICH6 combined mode,
 430          * where only two of the four SATA ports are mapped
 431          * onto a single ATA channel.  It is also vaguely inaccurate
 432          * for ICH5, which has only two ports.  However, this is ok,
 433          * as further device presence detection code will handle
 434          * any false positives produced here.
 435          */
 436
 437         for (i = 0; i < 4; i++) {
 438                 mask = (PIIX_PORT_ENABLED << i);
 439
 440                 if ((orig_mask & mask) == mask)
 441                         if (combined || (i == ap->hard_port_no))
 442                                 return 1;
 443         }
 444
 445         return 0;
 446 }
 447
 448 /**
 449  *      piix_sata_probe_reset - Perform reset on SATA port and classify
 450  *      @ap: Port to reset
 451  *      @classes: Resulting classes of attached devices
 452  *
 453  *      Reset SATA phy and classify attached devices.
 454  *
 455  *      LOCKING:
 456  *      None (inherited from caller).
 457  */
 458 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes)
 459 {
 460         if (!piix_sata_probe(ap)) {
 461                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
 462                 return 0;
 463         }
 464
 465         return ata_drive_probe_reset(ap, ata_std_probeinit,
 466                                      ata_std_softreset, NULL,
 467                                      ata_std_postreset, classes);
 468 }
 469
 470 /**
 471  *      piix_set_piomode - Initialize host controller PATA PIO timings
 472  *      @ap: Port whose timings we are configuring
 473  *      @adev: um
 474  *
 475  *      Set PIO mode for device, in host controller PCI config space.
 476  *
 477  *      LOCKING:
 478  *      None (inherited from caller).
 479  */
 480
 481 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
 482 {
 483         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
 484         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 485         unsigned int is_slave   = (adev->devno != 0);
 486         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
 487         unsigned int slave_port = 0x44;
 488         u16 master_data;
 489         u8 slave_data;
 490
 491         static const     /* ISP  RTC */
 492         u8 timings[][2] = { { 0, 0 },
 493                             { 0, 0 },
 494                             { 1, 0 },
 495                             { 2, 1 },
 496                             { 2, 3 }, };
 497
 498         pci_read_config_word(dev, master_port, &master_data);
 499         if (is_slave) {
 500                 master_data |= 0x4000;
 501                 /* enable PPE, IE and TIME */
 502                 master_data |= 0x0070;
 503                 pci_read_config_byte(dev, slave_port, &slave_data);
 504                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
 505                 slave_data |=
 506                         (timings[pio][0] << 2) |
 507                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
 508         } else {
 509                 master_data &= 0xccf8;
 510                 /* enable PPE, IE and TIME */
 511                 master_data |= 0x0007;
 512                 master_data |=
 513                         (timings[pio][0] << 12) |
 514                         (timings[pio][1] << 8);
 515         }
 516         pci_write_config_word(dev, master_port, master_data);
 517         if (is_slave)
 518                 pci_write_config_byte(dev, slave_port, slave_data);
 519 }
 520
 521 /**
 522  *      piix_set_dmamode - Initialize host controller PATA PIO timings
 523  *      @ap: Port whose timings we are configuring
 524  *      @adev: um
 525  *      @udma: udma mode, 0 - 6
 526  *
 527  *      Set UDMA mode for device, in host controller PCI config space.
 528  *
 529  *      LOCKING:
 530  *      None (inherited from caller).
 531  */
 532
 533 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
 534 {
 535         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
 536         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 537         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
 538         u8 speed                = udma;
 539         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
 540         int a_speed             = 3 << (drive_dn * 4);
 541         int u_flag              = 1 << drive_dn;
 542         int v_flag              = 0x01 << drive_dn;
 543         int w_flag              = 0x10 << drive_dn;
 544         int u_speed             = 0;
 545         int                     sitre;
 546         u16                     reg4042, reg4a;
 547         u8                      reg48, reg54, reg55;
 548
 549         pci_read_config_word(dev, maslave, &reg4042);
 550         DPRINTK("reg4042 = 0x%04x\n", reg4042);
 551         sitre = (reg4042 & 0x4000) ? 1 : 0;
 552         pci_read_config_byte(dev, 0x48, &reg48);
 553         pci_read_config_word(dev, 0x4a, &reg4a);
 554         pci_read_config_byte(dev, 0x54, &reg54);
 555         pci_read_config_byte(dev, 0x55, &reg55);
 556
 557         switch(speed) {
 558                 case XFER_UDMA_4:
 559                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
 560                 case XFER_UDMA_6:
 561                 case XFER_UDMA_5:
 562                 case XFER_UDMA_3:
 563                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
 564                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
 565                 case XFER_MW_DMA_2:
 566                 case XFER_MW_DMA_1:     break;
 567                 default:
 568                         BUG();
 569                         return;
 570         }
 571
 572         if (speed >= XFER_UDMA_0) {
 573                 if (!(reg48 & u_flag))
 574                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
 575                 if (speed == XFER_UDMA_5) {
 576                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
 577                 } else {
 578                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 579                 }
 580                 if ((reg4a & a_speed) != u_speed)
 581                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
 582                 if (speed > XFER_UDMA_2) {
 583                         if (!(reg54 & v_flag))
 584                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
 585                 } else
 586                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 587         } else {
 588                 if (reg48 & u_flag)
 589                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
 590                 if (reg4a & a_speed)
 591                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
 592                 if (reg54 & v_flag)
 593                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 594                 if (reg55 & w_flag)
 595                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 596         }
 597 }
 598
 599 #define AHCI_PCI_BAR 5
 600 #define AHCI_GLOBAL_CTL 0x04
 601 #define AHCI_ENABLE (1 << 31)
 602 static int piix_disable_ahci(struct pci_dev *pdev)
 603 {
 604         void __iomem *mmio;
 605         u32 tmp;
 606         int rc = 0;
 607
 608         /* BUG: pci_enable_device has not yet been called.  This
 609          * works because this device is usually set up by BIOS.
 610          */
 611
 612         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
 613             !pci_resource_len(pdev, AHCI_PCI_BAR))
 614                 return 0;
 615
 616         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
 617         if (!mmio)
 618                 return -ENOMEM;
 619
 620         tmp = readl(mmio + AHCI_GLOBAL_CTL);
 621         if (tmp & AHCI_ENABLE) {
 622                 tmp &= ~AHCI_ENABLE;
 623                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
 624
 625                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
 626                 if (tmp & AHCI_ENABLE)
 627                         rc = -EIO;
 628         }
 629
 630         pci_iounmap(pdev, mmio);
 631         return rc;
 632 }
 633
 634 /**
 635  *      piix_check_450nx_errata -       Check for problem 450NX setup
 636  *      @ata_dev: the PCI device to check
 637  *
 638  *      Check for the present of 450NX errata #19 and errata #25. If
 639  *      they are found return an error code so we can turn off DMA
 640  */
 641
 642 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
 643 {
 644         struct pci_dev *pdev = NULL;
 645         u16 cfg;
 646         u8 rev;
 647         int no_piix_dma = 0;
 648
 649         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
 650         {
 651                 /* Look for 450NX PXB. Check for problem configurations
 652                    A PCI quirk checks bit 6 already */
 653                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 654                 pci_read_config_word(pdev, 0x41, &cfg);
 655                 /* Only on the original revision: IDE DMA can hang */
 656                 if(rev == 0x00)
 657                         no_piix_dma = 1;
 658                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
 659                 else if(cfg & (1<<14) && rev < 5)
 660                         no_piix_dma = 2;
 661         }
 662         if(no_piix_dma)
 663                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
 664         if(no_piix_dma == 2)
 665                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
 666         return no_piix_dma;
 667 }
 668
 669 /**
 670  *      piix_init_one - Register PIIX ATA PCI device with kernel services
 671  *      @pdev: PCI device to register
 672  *      @ent: Entry in piix_pci_tbl matching with @pdev
 673  *
 674  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
 675  *      and then hand over control to libata, for it to do the rest.
 676  *
 677  *      LOCKING:
 678  *      Inherited from PCI layer (may sleep).
 679  *
 680  *      RETURNS:
 681  *      Zero on success, or -ERRNO value.
 682  */
 683
 684 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 685 {
 686         static int printed_version;
 687         struct ata_port_info *port_info[2];
 688         unsigned int combined = 0;
 689         unsigned int pata_chan = 0, sata_chan = 0;
 690         unsigned long host_flags;
 691
 692         if (!printed_version++)
 693                 dev_printk(KERN_DEBUG, &pdev->dev,
 694                            "version " DRV_VERSION "\n");
 695
 696         /* no hotplugging support (FIXME) */
 697         if (!in_module_init)
 698                 return -ENODEV;
 699
 700         port_info[0] = &piix_port_info[ent->driver_data];
 701         port_info[1] = &piix_port_info[ent->driver_data];
 702
 703         host_flags = port_info[0]->host_flags;
 704
 705         if (host_flags & PIIX_FLAG_AHCI) {
 706                 u8 tmp;
 707                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
 708                 if (tmp == PIIX_AHCI_DEVICE) {
 709                         int rc = piix_disable_ahci(pdev);
 710                         if (rc)
 711                                 return rc;
 712                 }
 713         }
 714
 715         if (host_flags & PIIX_FLAG_COMBINED) {
 716                 u8 tmp;
 717                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
 718
 719                 if (host_flags & PIIX_FLAG_COMBINED_ICH6) {
 720                         switch (tmp & 0x3) {
 721                         case 0:
 722                                 break;
 723                         case 1:
 724                                 combined = 1;
 725                                 sata_chan = 1;
 726                                 break;
 727                         case 2:
 728                                 combined = 1;
 729                                 pata_chan = 1;
 730                                 break;
 731                         case 3:
 732                                 dev_printk(KERN_WARNING, &pdev->dev,
 733                                            "invalid MAP value %u\n", tmp);
 734                                 break;
 735                         }
 736                 } else {
 737                         if (tmp & PIIX_COMB) {
 738                                 combined = 1;
 739                                 if (tmp & PIIX_COMB_PATA_P0)
 740                                         sata_chan = 1;
 741                                 else
 742                                         pata_chan = 1;
 743                         }
 744                 }
 745         }
 746
 747         /* On ICH5, some BIOSen disable the interrupt using the
 748          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
 749          * On ICH6, this bit has the same effect, but only when
 750          * MSI is disabled (and it is disabled, as we don't use
 751          * message-signalled interrupts currently).
 752          */
 753         if (host_flags & PIIX_FLAG_CHECKINTR)
 754                 pci_intx(pdev, 1);
 755
 756         if (combined) {
 757                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
 758                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
 759                 port_info[pata_chan] = &piix_port_info[ich5_pata];
 760
 761                 dev_printk(KERN_WARNING, &pdev->dev,
 762                            "combined mode detected (p=%u, s=%u)\n",
 763                            pata_chan, sata_chan);
 764         }
 765         if (piix_check_450nx_errata(pdev)) {
 766                 /* This writes into the master table but it does not
 767                    really matter for this errata as we will apply it to
 768                    all the PIIX devices on the board */
 769                 port_info[0]->mwdma_mask = 0;
 770                 port_info[0]->udma_mask = 0;
 771                 port_info[1]->mwdma_mask = 0;
 772                 port_info[1]->udma_mask = 0;
 773         }
 774         return ata_pci_init_one(pdev, port_info, 2);
 775 }
 776
 777 static int __init piix_init(void)
 778 {
 779         int rc;
 780
 781         DPRINTK("pci_module_init\n");
 782         rc = pci_module_init(&piix_pci_driver);
 783         if (rc)
 784                 return rc;
 785
 786         in_module_init = 0;
 787
 788         DPRINTK("done\n");
 789         return 0;
 790 }
 791
 792 static void __exit piix_exit(void)
 793 {
 794         pci_unregister_driver(&piix_pci_driver);
 795 }
 796
 797 module_init(piix_init);
 798 module_exit(piix_exit);
 799