err.no Git - linux-2.6/blob - drivers/pci/quirks.c

   1 /*
   2  *  This file contains work-arounds for many known PCI hardware
   3  *  bugs.  Devices present only on certain architectures (host
   4  *  bridges et cetera) should be handled in arch-specific code.
   5  *
   6  *  Note: any quirks for hotpluggable devices must _NOT_ be declared __init.
   7  *
   8  *  Copyright (c) 1999 Martin Mares <mj@ucw.cz>
   9  *
  10  *  The bridge optimization stuff has been removed. If you really
  11  *  have a silly BIOS which is unable to set your host bridge right,
  12  *  use the PowerTweak utility (see http://powertweak.sourceforge.net).
  13  */
  14
  15 #include <linux/config.h>
  16 #include <linux/types.h>
  17 #include <linux/kernel.h>
  18 #include <linux/pci.h>
  19 #include <linux/init.h>
  20 #include <linux/delay.h>
  21 #include <linux/acpi.h>
  22 #include "pci.h"
  23
  24 /* Deal with broken BIOS'es that neglect to enable passive release,
  25    which can cause problems in combination with the 82441FX/PPro MTRRs */
  26 static void __devinit quirk_passive_release(struct pci_dev *dev)
  27 {
  28         struct pci_dev *d = NULL;
  29         unsigned char dlc;
  30
  31         /* We have to make sure a particular bit is set in the PIIX3
  32            ISA bridge, so we have to go out and find it. */
  33         while ((d = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371SB_0, d))) {
  34                 pci_read_config_byte(d, 0x82, &dlc);
  35                 if (!(dlc & 1<<1)) {
  36                         printk(KERN_ERR "PCI: PIIX3: Enabling Passive Release on %s\n", pci_name(d));
  37                         dlc |= 1<<1;
  38                         pci_write_config_byte(d, 0x82, dlc);
  39                 }
  40         }
  41 }
  42 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_passive_release );
  43
  44 /*  The VIA VP2/VP3/MVP3 seem to have some 'features'. There may be a workaround
  45     but VIA don't answer queries. If you happen to have good contacts at VIA
  46     ask them for me please -- Alan
  47
  48     This appears to be BIOS not version dependent. So presumably there is a
  49     chipset level fix */
  50 int isa_dma_bridge_buggy;               /* Exported */
  51
  52 static void __devinit quirk_isa_dma_hangs(struct pci_dev *dev)
  53 {
  54         if (!isa_dma_bridge_buggy) {
  55                 isa_dma_bridge_buggy=1;
  56                 printk(KERN_INFO "Activating ISA DMA hang workarounds.\n");
  57         }
  58 }
  59         /*
  60          * Its not totally clear which chipsets are the problematic ones
  61          * We know 82C586 and 82C596 variants are affected.
  62          */
  63 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C586_0,     quirk_isa_dma_hangs );
  64 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C596,       quirk_isa_dma_hangs );
  65 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82371SB_0,  quirk_isa_dma_hangs );
  66 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1533,         quirk_isa_dma_hangs );
  67 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_1,       quirk_isa_dma_hangs );
  68 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_2,       quirk_isa_dma_hangs );
  69 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_3,       quirk_isa_dma_hangs );
  70
  71 int pci_pci_problems;
  72
  73 /*
  74  *      Chipsets where PCI->PCI transfers vanish or hang
  75  */
  76 static void __devinit quirk_nopcipci(struct pci_dev *dev)
  77 {
  78         if ((pci_pci_problems & PCIPCI_FAIL)==0) {
  79                 printk(KERN_INFO "Disabling direct PCI/PCI transfers.\n");
  80                 pci_pci_problems |= PCIPCI_FAIL;
  81         }
  82 }
  83 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_5597,          quirk_nopcipci );
  84 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_496,           quirk_nopcipci );
  85
  86 /*
  87  *      Triton requires workarounds to be used by the drivers
  88  */
  89 static void __devinit quirk_triton(struct pci_dev *dev)
  90 {
  91         if ((pci_pci_problems&PCIPCI_TRITON)==0) {
  92                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
  93                 pci_pci_problems |= PCIPCI_TRITON;
  94         }
  95 }
  96 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437,      quirk_triton );
  97 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437VX,    quirk_triton );
  98 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439,      quirk_triton );
  99 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439TX,    quirk_triton );
 100
 101 /*
 102  *      VIA Apollo KT133 needs PCI latency patch
 103  *      Made according to a windows driver based patch by George E. Breese
 104  *      see PCI Latency Adjust on http://www.viahardware.com/download/viatweak.shtm
 105  *      Also see http://www.au-ja.org/review-kt133a-1-en.phtml for
 106  *      the info on which Mr Breese based his work.
 107  *
 108  *      Updated based on further information from the site and also on
 109  *      information provided by VIA
 110  */
 111 static void __devinit quirk_vialatency(struct pci_dev *dev)
 112 {
 113         struct pci_dev *p;
 114         u8 rev;
 115         u8 busarb;
 116         /* Ok we have a potential problem chipset here. Now see if we have
 117            a buggy southbridge */
 118
 119         p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686, NULL);
 120         if (p!=NULL) {
 121                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 122                 /* 0x40 - 0x4f == 686B, 0x10 - 0x2f == 686A; thanks Dan Hollis */
 123                 /* Check for buggy part revisions */
 124                 if (rev < 0x40 || rev > 0x42)
 125                         goto exit;
 126         } else {
 127                 p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_8231, NULL);
 128                 if (p==NULL)    /* No problem parts */
 129                         goto exit;
 130                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 131                 /* Check for buggy part revisions */
 132                 if (rev < 0x10 || rev > 0x12)
 133                         goto exit;
 134         }
 135
 136         /*
 137          *      Ok we have the problem. Now set the PCI master grant to
 138          *      occur every master grant. The apparent bug is that under high
 139          *      PCI load (quite common in Linux of course) you can get data
 140          *      loss when the CPU is held off the bus for 3 bus master requests
 141          *      This happens to include the IDE controllers....
 142          *
 143          *      VIA only apply this fix when an SB Live! is present but under
 144          *      both Linux and Windows this isnt enough, and we have seen
 145          *      corruption without SB Live! but with things like 3 UDMA IDE
 146          *      controllers. So we ignore that bit of the VIA recommendation..
 147          */
 148
 149         pci_read_config_byte(dev, 0x76, &busarb);
 150         /* Set bit 4 and bi 5 of byte 76 to 0x01
 151            "Master priority rotation on every PCI master grant */
 152         busarb &= ~(1<<5);
 153         busarb |= (1<<4);
 154         pci_write_config_byte(dev, 0x76, busarb);
 155         printk(KERN_INFO "Applying VIA southbridge workaround.\n");
 156 exit:
 157         pci_dev_put(p);
 158 }
 159 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8363_0,       quirk_vialatency );
 160 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8371_1,       quirk_vialatency );
 161 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8361,         quirk_vialatency );
 162
 163 /*
 164  *      VIA Apollo VP3 needs ETBF on BT848/878
 165  */
 166 static void __devinit quirk_viaetbf(struct pci_dev *dev)
 167 {
 168         if ((pci_pci_problems&PCIPCI_VIAETBF)==0) {
 169                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 170                 pci_pci_problems |= PCIPCI_VIAETBF;
 171         }
 172 }
 173 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C597_0,     quirk_viaetbf );
 174
 175 static void __devinit quirk_vsfx(struct pci_dev *dev)
 176 {
 177         if ((pci_pci_problems&PCIPCI_VSFX)==0) {
 178                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 179                 pci_pci_problems |= PCIPCI_VSFX;
 180         }
 181 }
 182 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C576,       quirk_vsfx );
 183
 184 /*
 185  *      Ali Magik requires workarounds to be used by the drivers
 186  *      that DMA to AGP space. Latency must be set to 0xA and triton
 187  *      workaround applied too
 188  *      [Info kindly provided by ALi]
 189  */
 190 static void __init quirk_alimagik(struct pci_dev *dev)
 191 {
 192         if ((pci_pci_problems&PCIPCI_ALIMAGIK)==0) {
 193                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 194                 pci_pci_problems |= PCIPCI_ALIMAGIK|PCIPCI_TRITON;
 195         }
 196 }
 197 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1647,         quirk_alimagik );
 198 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1651,         quirk_alimagik );
 199
 200 /*
 201  *      Natoma has some interesting boundary conditions with Zoran stuff
 202  *      at least
 203  */
 204 static void __devinit quirk_natoma(struct pci_dev *dev)
 205 {
 206         if ((pci_pci_problems&PCIPCI_NATOMA)==0) {
 207                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 208                 pci_pci_problems |= PCIPCI_NATOMA;
 209         }
 210 }
 211 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_natoma );
 212 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_0,  quirk_natoma );
 213 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_1,  quirk_natoma );
 214 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_0,  quirk_natoma );
 215 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_1,  quirk_natoma );
 216 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_2,  quirk_natoma );
 217
 218 /*
 219  *  This chip can cause PCI parity errors if config register 0xA0 is read
 220  *  while DMAs are occurring.
 221  */
 222 static void __devinit quirk_citrine(struct pci_dev *dev)
 223 {
 224         dev->cfg_size = 0xA0;
 225 }
 226 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_IBM,     PCI_DEVICE_ID_IBM_CITRINE,      quirk_citrine );
 227
 228 /*
 229  *  S3 868 and 968 chips report region size equal to 32M, but they decode 64M.
 230  *  If it's needed, re-allocate the region.
 231  */
 232 static void __devinit quirk_s3_64M(struct pci_dev *dev)
 233 {
 234         struct resource *r = &dev->resource[0];
 235
 236         if ((r->start & 0x3ffffff) || r->end != r->start + 0x3ffffff) {
 237                 r->start = 0;
 238                 r->end = 0x3ffffff;
 239         }
 240 }
 241 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_868,           quirk_s3_64M );
 242 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_968,           quirk_s3_64M );
 243
 244 static void __devinit quirk_io_region(struct pci_dev *dev, unsigned region,
 245         unsigned size, int nr, const char *name)
 246 {
 247         region &= ~(size-1);
 248         if (region) {
 249                 struct pci_bus_region bus_region;
 250                 struct resource *res = dev->resource + nr;
 251
 252                 res->name = pci_name(dev);
 253                 res->start = region;
 254                 res->end = region + size - 1;
 255                 res->flags = IORESOURCE_IO;
 256
 257                 /* Convert from PCI bus to resource space.  */
 258                 bus_region.start = res->start;
 259                 bus_region.end = res->end;
 260                 pcibios_bus_to_resource(dev, res, &bus_region);
 261
 262                 pci_claim_resource(dev, nr);
 263                 printk("PCI quirk: region %04x-%04x claimed by %s\n", region, region + size - 1, name);
 264         }
 265 }
 266
 267 /*
 268  *      ATI Northbridge setups MCE the processor if you even
 269  *      read somewhere between 0x3b0->0x3bb or read 0x3d3
 270  */
 271 static void __devinit quirk_ati_exploding_mce(struct pci_dev *dev)
 272 {
 273         printk(KERN_INFO "ATI Northbridge, reserving I/O ports 0x3b0 to 0x3bb.\n");
 274         /* Mae rhaid i ni beidio ag edrych ar y lleoliadiau I/O hyn */
 275         request_region(0x3b0, 0x0C, "RadeonIGP");
 276         request_region(0x3d3, 0x01, "RadeonIGP");
 277 }
 278 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_ATI,      PCI_DEVICE_ID_ATI_RS100,   quirk_ati_exploding_mce );
 279
 280 /*
 281  * Let's make the southbridge information explicit instead
 282  * of having to worry about people probing the ACPI areas,
 283  * for example.. (Yes, it happens, and if you read the wrong
 284  * ACPI register it will put the machine to sleep with no
 285  * way of waking it up again. Bummer).
 286  *
 287  * ALI M7101: Two IO regions pointed to by words at
 288  *      0xE0 (64 bytes of ACPI registers)
 289  *      0xE2 (32 bytes of SMB registers)
 290  */
 291 static void __devinit quirk_ali7101_acpi(struct pci_dev *dev)
 292 {
 293         u16 region;
 294
 295         pci_read_config_word(dev, 0xE0, &region);
 296         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "ali7101 ACPI");
 297         pci_read_config_word(dev, 0xE2, &region);
 298         quirk_io_region(dev, region, 32, PCI_BRIDGE_RESOURCES+1, "ali7101 SMB");
 299 }
 300 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL,      PCI_DEVICE_ID_AL_M7101,         quirk_ali7101_acpi );
 301
 302 static void piix4_io_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 303 {
 304         u32 devres;
 305         u32 mask, size, base;
 306
 307         pci_read_config_dword(dev, port, &devres);
 308         if ((devres & enable) != enable)
 309                 return;
 310         mask = (devres >> 16) & 15;
 311         base = devres & 0xffff;
 312         size = 16;
 313         for (;;) {
 314                 unsigned bit = size >> 1;
 315                 if ((bit & mask) == bit)
 316                         break;
 317                 size = bit;
 318         }
 319         /*
 320          * For now we only print it out. Eventually we'll want to
 321          * reserve it (at least if it's in the 0x1000+ range), but
 322          * let's get enough confirmation reports first.
 323          */
 324         base &= -size;
 325         printk("%s PIO at %04x-%04x\n", name, base, base + size - 1);
 326 }
 327
 328 static void piix4_mem_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 329 {
 330         u32 devres;
 331         u32 mask, size, base;
 332
 333         pci_read_config_dword(dev, port, &devres);
 334         if ((devres & enable) != enable)
 335                 return;
 336         base = devres & 0xffff0000;
 337         mask = (devres & 0x3f) << 16;
 338         size = 128 << 16;
 339         for (;;) {
 340                 unsigned bit = size >> 1;
 341                 if ((bit & mask) == bit)
 342                         break;
 343                 size = bit;
 344         }
 345         /*
 346          * For now we only print it out. Eventually we'll want to
 347          * reserve it, but let's get enough confirmation reports first.
 348          */
 349         base &= -size;
 350         printk("%s MMIO at %04x-%04x\n", name, base, base + size - 1);
 351 }
 352
 353 /*
 354  * PIIX4 ACPI: Two IO regions pointed to by longwords at
 355  *      0x40 (64 bytes of ACPI registers)
 356  *      0x90 (32 bytes of SMB registers)
 357  * and a few strange programmable PIIX4 device resources.
 358  */
 359 static void __devinit quirk_piix4_acpi(struct pci_dev *dev)
 360 {
 361         u32 region, res_a;
 362
 363         pci_read_config_dword(dev, 0x40, &region);
 364         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "PIIX4 ACPI");
 365         pci_read_config_dword(dev, 0x90, &region);
 366         quirk_io_region(dev, region, 32, PCI_BRIDGE_RESOURCES+1, "PIIX4 SMB");
 367
 368         /* Device resource A has enables for some of the other ones */
 369         pci_read_config_dword(dev, 0x5c, &res_a);
 370
 371         piix4_io_quirk(dev, "PIIX4 devres B", 0x60, 3 << 21);
 372         piix4_io_quirk(dev, "PIIX4 devres C", 0x64, 3 << 21);
 373
 374         /* Device resource D is just bitfields for static resources */
 375
 376         /* Device 12 enabled? */
 377         if (res_a & (1 << 29)) {
 378                 piix4_io_quirk(dev, "PIIX4 devres E", 0x68, 1 << 20);
 379                 piix4_mem_quirk(dev, "PIIX4 devres F", 0x6c, 1 << 7);
 380         }
 381         /* Device 13 enabled? */
 382         if (res_a & (1 << 30)) {
 383                 piix4_io_quirk(dev, "PIIX4 devres G", 0x70, 1 << 20);
 384                 piix4_mem_quirk(dev, "PIIX4 devres H", 0x74, 1 << 7);
 385         }
 386         piix4_io_quirk(dev, "PIIX4 devres I", 0x78, 1 << 20);
 387         piix4_io_quirk(dev, "PIIX4 devres J", 0x7c, 1 << 20);
 388 }
 389 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371AB_3,  quirk_piix4_acpi );
 390
 391 /*
 392  * ICH4, ICH4-M, ICH5, ICH5-M ACPI: Three IO regions pointed to by longwords at
 393  *      0x40 (128 bytes of ACPI, GPIO & TCO registers)
 394  *      0x58 (64 bytes of GPIO I/O space)
 395  */
 396 static void __devinit quirk_ich4_lpc_acpi(struct pci_dev *dev)
 397 {
 398         u32 region;
 399
 400         pci_read_config_dword(dev, 0x40, &region);
 401         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH4 ACPI/GPIO/TCO");
 402
 403         pci_read_config_dword(dev, 0x58, &region);
 404         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH4 GPIO");
 405 }
 406 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AA_0,         quirk_ich4_lpc_acpi );
 407 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AB_0,         quirk_ich4_lpc_acpi );
 408 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_0,         quirk_ich4_lpc_acpi );
 409 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_10,        quirk_ich4_lpc_acpi );
 410 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_0,         quirk_ich4_lpc_acpi );
 411 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_12,        quirk_ich4_lpc_acpi );
 412 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_0,         quirk_ich4_lpc_acpi );
 413 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_12,        quirk_ich4_lpc_acpi );
 414 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801EB_0,         quirk_ich4_lpc_acpi );
 415 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_ESB_1,             quirk_ich4_lpc_acpi );
 416
 417 static void __devinit quirk_ich6_lpc_acpi(struct pci_dev *dev)
 418 {
 419         u32 region;
 420
 421         pci_read_config_dword(dev, 0x40, &region);
 422         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH6 ACPI/GPIO/TCO");
 423
 424         pci_read_config_dword(dev, 0x48, &region);
 425         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH6 GPIO");
 426 }
 427 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1, quirk_ich6_lpc_acpi );
 428
 429 /*
 430  * VIA ACPI: One IO region pointed to by longword at
 431  *      0x48 or 0x20 (256 bytes of ACPI registers)
 432  */
 433 static void __devinit quirk_vt82c586_acpi(struct pci_dev *dev)
 434 {
 435         u8 rev;
 436         u32 region;
 437
 438         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
 439         if (rev & 0x10) {
 440                 pci_read_config_dword(dev, 0x48, &region);
 441                 region &= PCI_BASE_ADDRESS_IO_MASK;
 442                 quirk_io_region(dev, region, 256, PCI_BRIDGE_RESOURCES, "vt82c586 ACPI");
 443         }
 444 }
 445 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_vt82c586_acpi );
 446
 447 /*
 448  * VIA VT82C686 ACPI: Three IO region pointed to by (long)words at
 449  *      0x48 (256 bytes of ACPI registers)
 450  *      0x70 (128 bytes of hardware monitoring register)
 451  *      0x90 (16 bytes of SMB registers)
 452  */
 453 static void __devinit quirk_vt82c686_acpi(struct pci_dev *dev)
 454 {
 455         u16 hm;
 456         u32 smb;
 457
 458         quirk_vt82c586_acpi(dev);
 459
 460         pci_read_config_word(dev, 0x70, &hm);
 461         hm &= PCI_BASE_ADDRESS_IO_MASK;
 462         quirk_io_region(dev, hm, 128, PCI_BRIDGE_RESOURCES + 1, "vt82c868 HW-mon");
 463
 464         pci_read_config_dword(dev, 0x90, &smb);
 465         smb &= PCI_BASE_ADDRESS_IO_MASK;
 466         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 2, "vt82c868 SMB");
 467 }
 468 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_vt82c686_acpi );
 469
 470 /*
 471  * VIA VT8235 ISA Bridge: Two IO regions pointed to by words at
 472  *      0x88 (128 bytes of power management registers)
 473  *      0xd0 (16 bytes of SMB registers)
 474  */
 475 static void __devinit quirk_vt8235_acpi(struct pci_dev *dev)
 476 {
 477         u16 pm, smb;
 478
 479         pci_read_config_word(dev, 0x88, &pm);
 480         pm &= PCI_BASE_ADDRESS_IO_MASK;
 481         quirk_io_region(dev, pm, 128, PCI_BRIDGE_RESOURCES, "vt8235 PM");
 482
 483         pci_read_config_word(dev, 0xd0, &smb);
 484         smb &= PCI_BASE_ADDRESS_IO_MASK;
 485         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 1, "vt8235 SMB");
 486 }
 487 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_8235, quirk_vt8235_acpi);
 488
 489
 490 #ifdef CONFIG_X86_IO_APIC
 491
 492 #include <asm/io_apic.h>
 493
 494 /*
 495  * VIA 686A/B: If an IO-APIC is active, we need to route all on-chip
 496  * devices to the external APIC.
 497  *
 498  * TODO: When we have device-specific interrupt routers,
 499  * this code will go away from quirks.
 500  */
 501 static void __devinit quirk_via_ioapic(struct pci_dev *dev)
 502 {
 503         u8 tmp;
 504
 505         if (nr_ioapics < 1)
 506                 tmp = 0;    /* nothing routed to external APIC */
 507         else
 508                 tmp = 0x1f; /* all known bits (4-0) routed to external APIC */
 509
 510         printk(KERN_INFO "PCI: %sbling Via external APIC routing\n",
 511                tmp == 0 ? "Disa" : "Ena");
 512
 513         /* Offset 0x58: External APIC IRQ output control */
 514         pci_write_config_byte (dev, 0x58, tmp);
 515 }
 516 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C686,       quirk_via_ioapic );
 517
 518 /*
 519  * VIA 8237: Some BIOSs don't set the 'Bypass APIC De-Assert Message' Bit.
 520  * This leads to doubled level interrupt rates.
 521  * Set this bit to get rid of cycle wastage.
 522  * Otherwise uncritical.
 523  */
 524 static void __devinit quirk_via_vt8237_bypass_apic_deassert(struct pci_dev *dev)
 525 {
 526         u8 misc_control2;
 527 #define BYPASS_APIC_DEASSERT 8
 528
 529         pci_read_config_byte(dev, 0x5B, &misc_control2);
 530         if (!(misc_control2 & BYPASS_APIC_DEASSERT)) {
 531                 printk(KERN_INFO "PCI: Bypassing VIA 8237 APIC De-Assert Message\n");
 532                 pci_write_config_byte(dev, 0x5B, misc_control2|BYPASS_APIC_DEASSERT);
 533         }
 534 }
 535 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8237,         quirk_via_vt8237_bypass_apic_deassert);
 536
 537 /*
 538  * The AMD io apic can hang the box when an apic irq is masked.
 539  * We check all revs >= B0 (yet not in the pre production!) as the bug
 540  * is currently marked NoFix
 541  *
 542  * We have multiple reports of hangs with this chipset that went away with
 543  * noapic specified. For the moment we assume its the errata. We may be wrong
 544  * of course. However the advice is demonstrably good even if so..
 545  */
 546 static void __devinit quirk_amd_ioapic(struct pci_dev *dev)
 547 {
 548         u8 rev;
 549
 550         pci_read_config_byte(dev, PCI_REVISION_ID, &rev);
 551         if (rev >= 0x02) {
 552                 printk(KERN_WARNING "I/O APIC: AMD Errata #22 may be present. In the event of instability try\n");
 553                 printk(KERN_WARNING "        : booting with the \"noapic\" option.\n");
 554         }
 555 }
 556 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_VIPER_7410,   quirk_amd_ioapic );
 557
 558 static void __init quirk_ioapic_rmw(struct pci_dev *dev)
 559 {
 560         if (dev->devfn == 0 && dev->bus->number == 0)
 561                 sis_apic_bug = 1;
 562 }
 563 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_ANY_ID,                     quirk_ioapic_rmw );
 564
 565 int pci_msi_quirk;
 566
 567 #define AMD8131_revA0        0x01
 568 #define AMD8131_revB0        0x11
 569 #define AMD8131_MISC         0x40
 570 #define AMD8131_NIOAMODE_BIT 0
 571 static void __init quirk_amd_8131_ioapic(struct pci_dev *dev)
 572 {
 573         unsigned char revid, tmp;
 574
 575         pci_msi_quirk = 1;
 576         printk(KERN_WARNING "PCI: MSI quirk detected. pci_msi_quirk set.\n");
 577
 578         if (nr_ioapics == 0)
 579                 return;
 580
 581         pci_read_config_byte(dev, PCI_REVISION_ID, &revid);
 582         if (revid == AMD8131_revA0 || revid == AMD8131_revB0) {
 583                 printk(KERN_INFO "Fixing up AMD8131 IOAPIC mode\n");
 584                 pci_read_config_byte( dev, AMD8131_MISC, &tmp);
 585                 tmp &= ~(1 << AMD8131_NIOAMODE_BIT);
 586                 pci_write_config_byte( dev, AMD8131_MISC, tmp);
 587         }
 588 }
 589 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_8131_APIC,         quirk_amd_8131_ioapic );
 590
 591 static void __init quirk_svw_msi(struct pci_dev *dev)
 592 {
 593         pci_msi_quirk = 1;
 594         printk(KERN_WARNING "PCI: MSI quirk detected. pci_msi_quirk set.\n");
 595 }
 596 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_GCNB_LE, quirk_svw_msi );
 597 #endif /* CONFIG_X86_IO_APIC */
 598
 599
 600 /*
 601  * FIXME: it is questionable that quirk_via_acpi
 602  * is needed.  It shows up as an ISA bridge, and does not
 603  * support the PCI_INTERRUPT_LINE register at all.  Therefore
 604  * it seems like setting the pci_dev's 'irq' to the
 605  * value of the ACPI SCI interrupt is only done for convenience.
 606  *      -jgarzik
 607  */
 608 static void __devinit quirk_via_acpi(struct pci_dev *d)
 609 {
 610         /*
 611          * VIA ACPI device: SCI IRQ line in PCI config byte 0x42
 612          */
 613         u8 irq;
 614         pci_read_config_byte(d, 0x42, &irq);
 615         irq &= 0xf;
 616         if (irq && (irq != 2))
 617                 d->irq = irq;
 618 }
 619 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_via_acpi );
 620 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_via_acpi );
 621
 622 /*
 623  * Via 686A/B:  The PCI_INTERRUPT_LINE register for the on-chip
 624  * devices, USB0/1, AC97, MC97, and ACPI, has an unusual feature:
 625  * when written, it makes an internal connection to the PIC.
 626  * For these devices, this register is defined to be 4 bits wide.
 627  * Normally this is fine.  However for IO-APIC motherboards, or
 628  * non-x86 architectures (yes Via exists on PPC among other places),
 629  * we must mask the PCI_INTERRUPT_LINE value versus 0xf to get
 630  * interrupts delivered properly.
 631  */
 632 static void quirk_via_irq(struct pci_dev *dev)
 633 {
 634         u8 irq, new_irq;
 635
 636         new_irq = dev->irq & 0xf;
 637         pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq);
 638         if (new_irq != irq) {
 639                 printk(KERN_INFO "PCI: Via IRQ fixup for %s, from %d to %d\n",
 640                         pci_name(dev), irq, new_irq);
 641                 udelay(15);     /* unknown if delay really needed */
 642                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, new_irq);
 643         }
 644 }
 645 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_ANY_ID, quirk_via_irq);
 646
 647 /*
 648  * PIIX3 USB: We have to disable USB interrupts that are
 649  * hardwired to PIRQD# and may be shared with an
 650  * external device.
 651  *
 652  * Legacy Support Register (LEGSUP):
 653  *     bit13:  USB PIRQ Enable (USBPIRQDEN),
 654  *     bit4:   Trap/SMI On IRQ Enable (USBSMIEN).
 655  *
 656  * We mask out all r/wc bits, too.
 657  */
 658 static void __devinit quirk_piix3_usb(struct pci_dev *dev)
 659 {
 660         u16 legsup;
 661
 662         pci_read_config_word(dev, 0xc0, &legsup);
 663         legsup &= 0x50ef;
 664         pci_write_config_word(dev, 0xc0, legsup);
 665 }
 666 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371SB_2,  quirk_piix3_usb );
 667 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371AB_2,  quirk_piix3_usb );
 668
 669 /*
 670  * VIA VT82C598 has its device ID settable and many BIOSes
 671  * set it to the ID of VT82C597 for backward compatibility.
 672  * We need to switch it off to be able to recognize the real
 673  * type of the chip.
 674  */
 675 static void __devinit quirk_vt82c598_id(struct pci_dev *dev)
 676 {
 677         pci_write_config_byte(dev, 0xfc, 0);
 678         pci_read_config_word(dev, PCI_DEVICE_ID, &dev->device);
 679 }
 680 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C597_0,     quirk_vt82c598_id );
 681
 682 /*
 683  * CardBus controllers have a legacy base address that enables them
 684  * to respond as i82365 pcmcia controllers.  We don't want them to
 685  * do this even if the Linux CardBus driver is not loaded, because
 686  * the Linux i82365 driver does not (and should not) handle CardBus.
 687  */
 688 static void __devinit quirk_cardbus_legacy(struct pci_dev *dev)
 689 {
 690         if ((PCI_CLASS_BRIDGE_CARDBUS << 8) ^ dev->class)
 691                 return;
 692         pci_write_config_dword(dev, PCI_CB_LEGACY_MODE_BASE, 0);
 693 }
 694 DECLARE_PCI_FIXUP_FINAL(PCI_ANY_ID, PCI_ANY_ID, quirk_cardbus_legacy);
 695
 696 /*
 697  * Following the PCI ordering rules is optional on the AMD762. I'm not
 698  * sure what the designers were smoking but let's not inhale...
 699  *
 700  * To be fair to AMD, it follows the spec by default, its BIOS people
 701  * who turn it off!
 702  */
 703 static void __devinit quirk_amd_ordering(struct pci_dev *dev)
 704 {
 705         u32 pcic;
 706         pci_read_config_dword(dev, 0x4C, &pcic);
 707         if ((pcic&6)!=6) {
 708                 pcic |= 6;
 709                 printk(KERN_WARNING "BIOS failed to enable PCI standards compliance, fixing this error.\n");
 710                 pci_write_config_dword(dev, 0x4C, pcic);
 711                 pci_read_config_dword(dev, 0x84, &pcic);
 712                 pcic |= (1<<23);        /* Required in this mode */
 713                 pci_write_config_dword(dev, 0x84, pcic);
 714         }
 715 }
 716 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_FE_GATE_700C, quirk_amd_ordering );
 717
 718 /*
 719  *      DreamWorks provided workaround for Dunord I-3000 problem
 720  *
 721  *      This card decodes and responds to addresses not apparently
 722  *      assigned to it. We force a larger allocation to ensure that
 723  *      nothing gets put too close to it.
 724  */
 725 static void __devinit quirk_dunord ( struct pci_dev * dev )
 726 {
 727         struct resource *r = &dev->resource [1];
 728         r->start = 0;
 729         r->end = 0xffffff;
 730 }
 731 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_DUNORD,  PCI_DEVICE_ID_DUNORD_I3000,     quirk_dunord );
 732
 733 /*
 734  * i82380FB mobile docking controller: its PCI-to-PCI bridge
 735  * is subtractive decoding (transparent), and does indicate this
 736  * in the ProgIf. Unfortunately, the ProgIf value is wrong - 0x80
 737  * instead of 0x01.
 738  */
 739 static void __devinit quirk_transparent_bridge(struct pci_dev *dev)
 740 {
 741         dev->transparent = 1;
 742 }
 743 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82380FB,    quirk_transparent_bridge );
 744 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TOSHIBA, 0x605,  quirk_transparent_bridge );
 745
 746 /*
 747  * Common misconfiguration of the MediaGX/Geode PCI master that will
 748  * reduce PCI bandwidth from 70MB/s to 25MB/s.  See the GXM/GXLV/GX1
 749  * datasheets found at http://www.national.com/ds/GX for info on what
 750  * these bits do.  <christer@weinigel.se>
 751  */
 752 static void __init quirk_mediagx_master(struct pci_dev *dev)
 753 {
 754         u8 reg;
 755         pci_read_config_byte(dev, 0x41, &reg);
 756         if (reg & 2) {
 757                 reg &= ~2;
 758                 printk(KERN_INFO "PCI: Fixup for MediaGX/Geode Slave Disconnect Boundary (0x41=0x%02x)\n", reg);
 759                 pci_write_config_byte(dev, 0x41, reg);
 760         }
 761 }
 762 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_CYRIX,    PCI_DEVICE_ID_CYRIX_PCI_MASTER, quirk_mediagx_master );
 763
 764 /*
 765  * As per PCI spec, ignore base address registers 0-3 of the IDE controllers
 766  * running in Compatible mode (bits 0 and 2 in the ProgIf for primary and
 767  * secondary channels respectively). If the device reports Compatible mode
 768  * but does use BAR0-3 for address decoding, we assume that firmware has
 769  * programmed these BARs with standard values (0x1f0,0x3f4 and 0x170,0x374).
 770  * Exceptions (if they exist) must be handled in chip/architecture specific
 771  * fixups.
 772  *
 773  * Note: for non x86 people. You may need an arch specific quirk to handle
 774  * moving IDE devices to native mode as well. Some plug in card devices power
 775  * up in compatible mode and assume the BIOS will adjust them.
 776  *
 777  * Q: should we load the 0x1f0,0x3f4 into the registers or zap them as
 778  * we do now ? We don't want is pci_enable_device to come along
 779  * and assign new resources. Both approaches work for that.
 780  */
 781 static void __devinit quirk_ide_bases(struct pci_dev *dev)
 782 {
 783        struct resource *res;
 784        int first_bar = 2, last_bar = 0;
 785
 786        if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE)
 787                return;
 788
 789        res = &dev->resource[0];
 790
 791        /* primary channel: ProgIf bit 0, BAR0, BAR1 */
 792        if (!(dev->class & 1) && (res[0].flags || res[1].flags)) {
 793                res[0].start = res[0].end = res[0].flags = 0;
 794                res[1].start = res[1].end = res[1].flags = 0;
 795                first_bar = 0;
 796                last_bar = 1;
 797        }
 798
 799        /* secondary channel: ProgIf bit 2, BAR2, BAR3 */
 800        if (!(dev->class & 4) && (res[2].flags || res[3].flags)) {
 801                res[2].start = res[2].end = res[2].flags = 0;
 802                res[3].start = res[3].end = res[3].flags = 0;
 803                last_bar = 3;
 804        }
 805
 806        if (!last_bar)
 807                return;
 808
 809        printk(KERN_INFO "PCI: Ignoring BAR%d-%d of IDE controller %s\n",
 810               first_bar, last_bar, pci_name(dev));
 811 }
 812 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, quirk_ide_bases);
 813
 814 /*
 815  *      Ensure C0 rev restreaming is off. This is normally done by
 816  *      the BIOS but in the odd case it is not the results are corruption
 817  *      hence the presence of a Linux check
 818  */
 819 static void __init quirk_disable_pxb(struct pci_dev *pdev)
 820 {
 821         u16 config;
 822         u8 rev;
 823
 824         pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 825         if (rev != 0x04)                /* Only C0 requires this */
 826                 return;
 827         pci_read_config_word(pdev, 0x40, &config);
 828         if (config & (1<<6)) {
 829                 config &= ~(1<<6);
 830                 pci_write_config_word(pdev, 0x40, config);
 831                 printk(KERN_INFO "PCI: C0 revision 450NX. Disabling PCI restreaming.\n");
 832         }
 833 }
 834 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82454NX,    quirk_disable_pxb );
 835
 836
 837 /*
 838  *      Serverworks CSB5 IDE does not fully support native mode
 839  */
 840 static void __devinit quirk_svwks_csb5ide(struct pci_dev *pdev)
 841 {
 842         u8 prog;
 843         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 844         if (prog & 5) {
 845                 prog &= ~5;
 846                 pdev->class &= ~5;
 847                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 848                 /* need to re-assign BARs for compat mode */
 849                 quirk_ide_bases(pdev);
 850         }
 851 }
 852 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB5IDE, quirk_svwks_csb5ide );
 853
 854 /*
 855  *      Intel 82801CAM ICH3-M datasheet says IDE modes must be the same
 856  */
 857 static void __init quirk_ide_samemode(struct pci_dev *pdev)
 858 {
 859         u8 prog;
 860
 861         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 862
 863         if (((prog & 1) && !(prog & 4)) || ((prog & 4) && !(prog & 1))) {
 864                 printk(KERN_INFO "PCI: IDE mode mismatch; forcing legacy mode\n");
 865                 prog &= ~5;
 866                 pdev->class &= ~5;
 867                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 868                 /* need to re-assign BARs for compat mode */
 869                 quirk_ide_bases(pdev);
 870         }
 871 }
 872 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_10, quirk_ide_samemode);
 873
 874 /* This was originally an Alpha specific thing, but it really fits here.
 875  * The i82375 PCI/EISA bridge appears as non-classified. Fix that.
 876  */
 877 static void __init quirk_eisa_bridge(struct pci_dev *dev)
 878 {
 879         dev->class = PCI_CLASS_BRIDGE_EISA << 8;
 880 }
 881 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82375,      quirk_eisa_bridge );
 882
 883 /*
 884  * On ASUS P4B boards, the SMBus PCI Device within the ICH2/4 southbridge
 885  * is not activated. The myth is that Asus said that they do not want the
 886  * users to be irritated by just another PCI Device in the Win98 device
 887  * manager. (see the file prog/hotplug/README.p4b in the lm_sensors
 888  * package 2.7.0 for details)
 889  *
 890  * The SMBus PCI Device can be activated by setting a bit in the ICH LPC
 891  * bridge. Unfortunately, this device has no subvendor/subdevice ID. So it
 892  * becomes necessary to do this tweak in two steps -- I've chosen the Host
 893  * bridge as trigger.
 894  */
 895 static int __initdata asus_hides_smbus = 0;
 896
 897 static void __init asus_hides_smbus_hostbridge(struct pci_dev *dev)
 898 {
 899         if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_ASUSTEK)) {
 900                 if (dev->device == PCI_DEVICE_ID_INTEL_82845_HB)
 901                         switch(dev->subsystem_device) {
 902                         case 0x8025: /* P4B-LX */
 903                         case 0x8070: /* P4B */
 904                         case 0x8088: /* P4B533 */
 905                         case 0x1626: /* L3C notebook */
 906                                 asus_hides_smbus = 1;
 907                         }
 908                 if (dev->device == PCI_DEVICE_ID_INTEL_82845G_HB)
 909                         switch(dev->subsystem_device) {
 910                         case 0x80b1: /* P4GE-V */
 911                         case 0x80b2: /* P4PE */
 912                         case 0x8093: /* P4B533-V */
 913                                 asus_hides_smbus = 1;
 914                         }
 915                 if (dev->device == PCI_DEVICE_ID_INTEL_82850_HB)
 916                         switch(dev->subsystem_device) {
 917                         case 0x8030: /* P4T533 */
 918                                 asus_hides_smbus = 1;
 919                         }
 920                 if (dev->device == PCI_DEVICE_ID_INTEL_7205_0)
 921                         switch (dev->subsystem_device) {
 922                         case 0x8070: /* P4G8X Deluxe */
 923                                 asus_hides_smbus = 1;
 924                         }
 925                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 926                         switch (dev->subsystem_device) {
 927                         case 0x1751: /* M2N notebook */
 928                         case 0x1821: /* M5N notebook */
 929                                 asus_hides_smbus = 1;
 930                         }
 931                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 932                         switch (dev->subsystem_device) {
 933                         case 0x184b: /* W1N notebook */
 934                         case 0x186a: /* M6Ne notebook */
 935                                 asus_hides_smbus = 1;
 936                         }
 937                 if (dev->device == PCI_DEVICE_ID_INTEL_82915GM_HB) {
 938                         switch (dev->subsystem_device) {
 939                         case 0x1882: /* M6V notebook */
 940                                 asus_hides_smbus = 1;
 941                         }
 942                 }
 943         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_HP)) {
 944                 if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
 945                         switch(dev->subsystem_device) {
 946                         case 0x088C: /* HP Compaq nc8000 */
 947                         case 0x0890: /* HP Compaq nc6000 */
 948                                 asus_hides_smbus = 1;
 949                         }
 950                 if (dev->device == PCI_DEVICE_ID_INTEL_82865_HB)
 951                         switch (dev->subsystem_device) {
 952                         case 0x12bc: /* HP D330L */
 953                                 asus_hides_smbus = 1;
 954                         }
 955         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_TOSHIBA)) {
 956                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 957                         switch(dev->subsystem_device) {
 958                         case 0x0001: /* Toshiba Satellite A40 */
 959                                 asus_hides_smbus = 1;
 960                         }
 961                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 962                         switch(dev->subsystem_device) {
 963                         case 0x0001: /* Toshiba Tecra M2 */
 964                                 asus_hides_smbus = 1;
 965                         }
 966        } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_SAMSUNG)) {
 967                if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
 968                        switch(dev->subsystem_device) {
 969                        case 0xC00C: /* Samsung P35 notebook */
 970                                asus_hides_smbus = 1;
 971                        }
 972         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ)) {
 973                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 974                         switch(dev->subsystem_device) {
 975                         case 0x0058: /* Compaq Evo N620c */
 976                                 asus_hides_smbus = 1;
 977                         }
 978         }
 979 }
 980 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845_HB,   asus_hides_smbus_hostbridge );
 981 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845G_HB,  asus_hides_smbus_hostbridge );
 982 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82850_HB,   asus_hides_smbus_hostbridge );
 983 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82865_HB,   asus_hides_smbus_hostbridge );
 984 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_7205_0,     asus_hides_smbus_hostbridge );
 985 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855PM_HB, asus_hides_smbus_hostbridge );
 986 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855GM_HB, asus_hides_smbus_hostbridge );
 987 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82915GM_HB, asus_hides_smbus_hostbridge );
 988
 989 static void __init asus_hides_smbus_lpc(struct pci_dev *dev)
 990 {
 991         u16 val;
 992
 993         if (likely(!asus_hides_smbus))
 994                 return;
 995
 996         pci_read_config_word(dev, 0xF2, &val);
 997         if (val & 0x8) {
 998                 pci_write_config_word(dev, 0xF2, val & (~0x8));
 999                 pci_read_config_word(dev, 0xF2, &val);
1000                 if (val & 0x8)
1001                         printk(KERN_INFO "PCI: i801 SMBus device continues to play 'hide and seek'! 0x%x\n", val);
1002                 else
1003                         printk(KERN_INFO "PCI: Enabled i801 SMBus device\n");
1004         }
1005 }
1006 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_0,  asus_hides_smbus_lpc );
1007 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801BA_0,  asus_hides_smbus_lpc );
1008 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801CA_12, asus_hides_smbus_lpc );
1009 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_12, asus_hides_smbus_lpc );
1010 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801EB_0,  asus_hides_smbus_lpc );
1011
1012 static void __init asus_hides_smbus_lpc_ich6(struct pci_dev *dev)
1013 {
1014         u32 val, rcba;
1015         void __iomem *base;
1016
1017         if (likely(!asus_hides_smbus))
1018                 return;
1019         pci_read_config_dword(dev, 0xF0, &rcba);
1020         base = ioremap_nocache(rcba & 0xFFFFC000, 0x4000); /* use bits 31:14, 16 kB aligned */
1021         if (base == NULL) return;
1022         val=readl(base + 0x3418); /* read the Function Disable register, dword mode only */
1023         writel(val & 0xFFFFFFF7, base + 0x3418); /* enable the SMBus device */
1024         iounmap(base);
1025         printk(KERN_INFO "PCI: Enabled ICH6/i801 SMBus device\n");
1026 }
1027 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1,     asus_hides_smbus_lpc_ich6 );
1028
1029 /*
1030  * SiS 96x south bridge: BIOS typically hides SMBus device...
1031  */
1032 static void __init quirk_sis_96x_smbus(struct pci_dev *dev)
1033 {
1034         u8 val = 0;
1035         printk(KERN_INFO "Enabling SiS 96x SMBus.\n");
1036         pci_read_config_byte(dev, 0x77, &val);
1037         pci_write_config_byte(dev, 0x77, val & ~0x10);
1038         pci_read_config_byte(dev, 0x77, &val);
1039 }
1040
1041
1042 #define UHCI_USBLEGSUP          0xc0            /* legacy support */
1043 #define UHCI_USBCMD             0               /* command register */
1044 #define UHCI_USBSTS             2               /* status register */
1045 #define UHCI_USBINTR            4               /* interrupt register */
1046 #define UHCI_USBLEGSUP_DEFAULT  0x2000          /* only PIRQ enable set */
1047 #define UHCI_USBCMD_RUN         (1 << 0)        /* RUN/STOP bit */
1048 #define UHCI_USBCMD_GRESET      (1 << 2)        /* Global reset */
1049 #define UHCI_USBCMD_CONFIGURE   (1 << 6)        /* config semaphore */
1050 #define UHCI_USBSTS_HALTED      (1 << 5)        /* HCHalted bit */
1051
1052 #define OHCI_CONTROL            0x04
1053 #define OHCI_CMDSTATUS          0x08
1054 #define OHCI_INTRSTATUS         0x0c
1055 #define OHCI_INTRENABLE         0x10
1056 #define OHCI_INTRDISABLE        0x14
1057 #define OHCI_OCR                (1 << 3)        /* ownership change request */
1058 #define OHCI_CTRL_IR            (1 << 8)        /* interrupt routing */
1059 #define OHCI_INTR_OC            (1 << 30)       /* ownership change */
1060
1061 #define EHCI_HCC_PARAMS         0x08            /* extended capabilities */
1062 #define EHCI_USBCMD             0               /* command register */
1063 #define EHCI_USBCMD_RUN         (1 << 0)        /* RUN/STOP bit */
1064 #define EHCI_USBSTS             4               /* status register */
1065 #define EHCI_USBSTS_HALTED      (1 << 12)       /* HCHalted bit */
1066 #define EHCI_USBINTR            8               /* interrupt register */
1067 #define EHCI_USBLEGSUP          0               /* legacy support register */
1068 #define EHCI_USBLEGSUP_BIOS     (1 << 16)       /* BIOS semaphore */
1069 #define EHCI_USBLEGSUP_OS       (1 << 24)       /* OS semaphore */
1070 #define EHCI_USBLEGCTLSTS       4               /* legacy control/status */
1071 #define EHCI_USBLEGCTLSTS_SOOE  (1 << 13)       /* SMI on ownership change */
1072
1073 int usb_early_handoff __devinitdata = 0;
1074 static int __init usb_handoff_early(char *str)
1075 {
1076         usb_early_handoff = 1;
1077         return 0;
1078 }
1079 __setup("usb-handoff", usb_handoff_early);
1080
1081 static void __devinit quirk_usb_handoff_uhci(struct pci_dev *pdev)
1082 {
1083         unsigned long base = 0;
1084         int wait_time, delta;
1085         u16 val, sts;
1086         int i;
1087
1088         for (i = 0; i < PCI_ROM_RESOURCE; i++)
1089                 if ((pci_resource_flags(pdev, i) & IORESOURCE_IO)) {
1090                         base = pci_resource_start(pdev, i);
1091                         break;
1092                 }
1093
1094         if (!base)
1095                 return;
1096
1097         /*
1098          * stop controller
1099          */
1100         sts = inw(base + UHCI_USBSTS);
1101         val = inw(base + UHCI_USBCMD);
1102         val &= ~(u16)(UHCI_USBCMD_RUN | UHCI_USBCMD_CONFIGURE);
1103         outw(val, base + UHCI_USBCMD);
1104
1105         /*
1106          * wait while it stops if it was running
1107          */
1108         if ((sts & UHCI_USBSTS_HALTED) == 0)
1109         {
1110                 wait_time = 1000;
1111                 delta = 100;
1112
1113                 do {
1114                         outw(0x1f, base + UHCI_USBSTS);
1115                         udelay(delta);
1116                         wait_time -= delta;
1117                         val = inw(base + UHCI_USBSTS);
1118                         if (val & UHCI_USBSTS_HALTED)
1119                                 break;
1120                 } while (wait_time > 0);
1121         }
1122
1123         /*
1124          * disable interrupts & legacy support
1125          */
1126         outw(0, base + UHCI_USBINTR);
1127         outw(0x1f, base + UHCI_USBSTS);
1128         pci_read_config_word(pdev, UHCI_USBLEGSUP, &val);
1129         if (val & 0xbf)
1130                 pci_write_config_word(pdev, UHCI_USBLEGSUP, UHCI_USBLEGSUP_DEFAULT);
1131
1132 }
1133
1134 static void __devinit quirk_usb_handoff_ohci(struct pci_dev *pdev)
1135 {
1136         void __iomem *base;
1137         int wait_time;
1138
1139         base = ioremap_nocache(pci_resource_start(pdev, 0),
1140                                      pci_resource_len(pdev, 0));
1141         if (base == NULL) return;
1142
1143         if (readl(base + OHCI_CONTROL) & OHCI_CTRL_IR) {
1144                 wait_time = 500; /* 0.5 seconds */
1145                 writel(OHCI_INTR_OC, base + OHCI_INTRENABLE);
1146                 writel(OHCI_OCR, base + OHCI_CMDSTATUS);
1147                 while (wait_time > 0 &&
1148                                 readl(base + OHCI_CONTROL) & OHCI_CTRL_IR) {
1149                         wait_time -= 10;
1150                         msleep(10);
1151                 }
1152         }
1153
1154         /*
1155          * disable interrupts
1156          */
1157         writel(~(u32)0, base + OHCI_INTRDISABLE);
1158         writel(~(u32)0, base + OHCI_INTRSTATUS);
1159
1160         iounmap(base);
1161 }
1162
1163 static void __devinit quirk_usb_disable_ehci(struct pci_dev *pdev)
1164 {
1165         int wait_time, delta;
1166         void __iomem *base, *op_reg_base;
1167         u32 hcc_params, val, temp;
1168         u8 cap_length;
1169
1170         base = ioremap_nocache(pci_resource_start(pdev, 0),
1171                                 pci_resource_len(pdev, 0));
1172         if (base == NULL) return;
1173
1174         cap_length = readb(base);
1175         op_reg_base = base + cap_length;
1176         hcc_params = readl(base + EHCI_HCC_PARAMS);
1177         hcc_params = (hcc_params >> 8) & 0xff;
1178         if (hcc_params) {
1179                 pci_read_config_dword(pdev,
1180                                         hcc_params + EHCI_USBLEGSUP,
1181                                         &val);
1182                 if (((val & 0xff) == 1) && (val & EHCI_USBLEGSUP_BIOS)) {
1183                         /*
1184                          * Ok, BIOS is in smm mode, try to hand off...
1185                          */
1186                         pci_read_config_dword(pdev,
1187                                                 hcc_params + EHCI_USBLEGCTLSTS,
1188                                                 &temp);
1189                         pci_write_config_dword(pdev,
1190                                                 hcc_params + EHCI_USBLEGCTLSTS,
1191                                                 temp | EHCI_USBLEGCTLSTS_SOOE);
1192                         val |= EHCI_USBLEGSUP_OS;
1193                         pci_write_config_dword(pdev,
1194                                                 hcc_params + EHCI_USBLEGSUP,
1195                                                 val);
1196
1197                         wait_time = 500;
1198                         do {
1199                                 msleep(10);
1200                                 wait_time -= 10;
1201                                 pci_read_config_dword(pdev,
1202                                                 hcc_params + EHCI_USBLEGSUP,
1203                                                 &val);
1204                         } while (wait_time && (val & EHCI_USBLEGSUP_BIOS));
1205                         if (!wait_time) {
1206                                 /*
1207                                  * well, possibly buggy BIOS...
1208                                  */
1209                                 printk(KERN_WARNING "EHCI early BIOS handoff "
1210                                                 "failed (BIOS bug ?)\n");
1211                                 pci_write_config_dword(pdev,
1212                                                 hcc_params + EHCI_USBLEGSUP,
1213                                                 EHCI_USBLEGSUP_OS);
1214                                 pci_write_config_dword(pdev,
1215                                                 hcc_params + EHCI_USBLEGCTLSTS,
1216                                                 0);
1217                         }
1218                 }
1219         }
1220
1221         /*
1222          * halt EHCI & disable its interrupts in any case
1223          */
1224         val = readl(op_reg_base + EHCI_USBSTS);
1225         if ((val & EHCI_USBSTS_HALTED) == 0) {
1226                 val = readl(op_reg_base + EHCI_USBCMD);
1227                 val &= ~EHCI_USBCMD_RUN;
1228                 writel(val, op_reg_base + EHCI_USBCMD);
1229
1230                 wait_time = 2000;
1231                 delta = 100;
1232                 do {
1233                         writel(0x3f, op_reg_base + EHCI_USBSTS);
1234                         udelay(delta);
1235                         wait_time -= delta;
1236                         val = readl(op_reg_base + EHCI_USBSTS);
1237                         if ((val == ~(u32)0) || (val & EHCI_USBSTS_HALTED)) {
1238                                 break;
1239                         }
1240                 } while (wait_time > 0);
1241         }
1242         writel(0, op_reg_base + EHCI_USBINTR);
1243         writel(0x3f, op_reg_base + EHCI_USBSTS);
1244
1245         iounmap(base);
1246
1247         return;
1248 }
1249
1250
1251
1252 static void __devinit quirk_usb_early_handoff(struct pci_dev *pdev)
1253 {
1254         if (!usb_early_handoff)
1255                 return;
1256
1257         if (pdev->class == ((PCI_CLASS_SERIAL_USB << 8) | 0x00)) { /* UHCI */
1258                 quirk_usb_handoff_uhci(pdev);
1259         } else if (pdev->class == ((PCI_CLASS_SERIAL_USB << 8) | 0x10)) { /* OHCI */
1260                 quirk_usb_handoff_ohci(pdev);
1261         } else if (pdev->class == ((PCI_CLASS_SERIAL_USB << 8) | 0x20)) { /* EHCI */
1262                 quirk_usb_disable_ehci(pdev);
1263         }
1264
1265         return;
1266 }
1267 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, quirk_usb_early_handoff);
1268
1269 /*
1270  * ... This is further complicated by the fact that some SiS96x south
1271  * bridges pretend to be 85C503/5513 instead.  In that case see if we
1272  * spotted a compatible north bridge to make sure.
1273  * (pci_find_device doesn't work yet)
1274  *
1275  * We can also enable the sis96x bit in the discovery register..
1276  */
1277 static int __devinitdata sis_96x_compatible = 0;
1278
1279 #define SIS_DETECT_REGISTER 0x40
1280
1281 static void __init quirk_sis_503(struct pci_dev *dev)
1282 {
1283         u8 reg;
1284         u16 devid;
1285
1286         pci_read_config_byte(dev, SIS_DETECT_REGISTER, &reg);
1287         pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg | (1 << 6));
1288         pci_read_config_word(dev, PCI_DEVICE_ID, &devid);
1289         if (((devid & 0xfff0) != 0x0960) && (devid != 0x0018)) {
1290                 pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg);
1291                 return;
1292         }
1293
1294         /* Make people aware that we changed the config.. */
1295         printk(KERN_WARNING "Uncovering SIS%x that hid as a SIS503 (compatible=%d)\n", devid, sis_96x_compatible);
1296
1297         /*
1298          * Ok, it now shows up as a 96x.. The 96x quirks are after
1299          * the 503 quirk in the quirk table, so they'll automatically
1300          * run and enable things like the SMBus device
1301          */
1302         dev->device = devid;
1303 }
1304
1305 static void __init quirk_sis_96x_compatible(struct pci_dev *dev)
1306 {
1307         sis_96x_compatible = 1;
1308 }
1309 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_645,           quirk_sis_96x_compatible );
1310 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_646,           quirk_sis_96x_compatible );
1311 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_648,           quirk_sis_96x_compatible );
1312 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_650,           quirk_sis_96x_compatible );
1313 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_651,           quirk_sis_96x_compatible );
1314 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_735,           quirk_sis_96x_compatible );
1315
1316 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_503,           quirk_sis_503 );
1317
1318 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_961,           quirk_sis_96x_smbus );
1319 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_962,           quirk_sis_96x_smbus );
1320 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_963,           quirk_sis_96x_smbus );
1321 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_LPC,           quirk_sis_96x_smbus );
1322
1323 #ifdef CONFIG_X86_IO_APIC
1324 static void __init quirk_alder_ioapic(struct pci_dev *pdev)
1325 {
1326         int i;
1327
1328         if ((pdev->class >> 8) != 0xff00)
1329                 return;
1330
1331         /* the first BAR is the location of the IO APIC...we must
1332          * not touch this (and it's already covered by the fixmap), so
1333          * forcibly insert it into the resource tree */
1334         if (pci_resource_start(pdev, 0) && pci_resource_len(pdev, 0))
1335                 insert_resource(&iomem_resource, &pdev->resource[0]);
1336
1337         /* The next five BARs all seem to be rubbish, so just clean
1338          * them out */
1339         for (i=1; i < 6; i++) {
1340                 memset(&pdev->resource[i], 0, sizeof(pdev->resource[i]));
1341         }
1342
1343 }
1344 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_EESSC,      quirk_alder_ioapic );
1345 #endif
1346
1347 #ifdef CONFIG_SCSI_SATA_INTEL_COMBINED
1348 static void __devinit quirk_intel_ide_combined(struct pci_dev *pdev)
1349 {
1350         u8 prog, comb, tmp;
1351         int ich = 0;
1352
1353         /*
1354          * Narrow down to Intel SATA PCI devices.
1355          */
1356         switch (pdev->device) {
1357         /* PCI ids taken from drivers/scsi/ata_piix.c */
1358         case 0x24d1:
1359         case 0x24df:
1360         case 0x25a3:
1361         case 0x25b0:
1362                 ich = 5;
1363                 break;
1364         case 0x2651:
1365         case 0x2652:
1366         case 0x2653:
1367         case 0x2680:    /* ESB2 */
1368                 ich = 6;
1369                 break;
1370         case 0x27c0:
1371         case 0x27c4:
1372                 ich = 7;
1373                 break;
1374         default:
1375                 /* we do not handle this PCI device */
1376                 return;
1377         }
1378
1379         /*
1380          * Read combined mode register.
1381          */
1382         pci_read_config_byte(pdev, 0x90, &tmp); /* combined mode reg */
1383
1384         if (ich == 5) {
1385                 tmp &= 0x6;  /* interesting bits 2:1, PATA primary/secondary */
1386                 if (tmp == 0x4)         /* bits 10x */
1387                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1388                 else if (tmp == 0x6)    /* bits 11x */
1389                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1390                 else
1391                         return;                 /* not in combined mode */
1392         } else {
1393                 WARN_ON((ich != 6) && (ich != 7));
1394                 tmp &= 0x3;  /* interesting bits 1:0 */
1395                 if (tmp & (1 << 0))
1396                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1397                 else if (tmp & (1 << 1))
1398                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1399                 else
1400                         return;                 /* not in combined mode */
1401         }
1402
1403         /*
1404          * Read programming interface register.
1405          * (Tells us if it's legacy or native mode)
1406          */
1407         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
1408
1409         /* if SATA port is in native mode, we're ok. */
1410         if (prog & comb)
1411                 return;
1412
1413         /* SATA port is in legacy mode.  Reserve port so that
1414          * IDE driver does not attempt to use it.  If request_region
1415          * fails, it will be obvious at boot time, so we don't bother
1416          * checking return values.
1417          */
1418         if (comb == (1 << 0))
1419                 request_region(0x1f0, 8, "libata");     /* port 0 */
1420         else
1421                 request_region(0x170, 8, "libata");     /* port 1 */
1422 }
1423 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_ANY_ID,       quirk_intel_ide_combined );
1424 #endif /* CONFIG_SCSI_SATA_INTEL_COMBINED */
1425
1426
1427 int pcie_mch_quirk;
1428
1429 static void __devinit quirk_pcie_mch(struct pci_dev *pdev)
1430 {
1431         pcie_mch_quirk = 1;
1432 }
1433 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7520_MCH,  quirk_pcie_mch );
1434 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7320_MCH,  quirk_pcie_mch );
1435 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7525_MCH,  quirk_pcie_mch );
1436
1437
1438 /*
1439  * It's possible for the MSI to get corrupted if shpc and acpi
1440  * are used together on certain PXH-based systems.
1441  */
1442 static void __devinit quirk_pcie_pxh(struct pci_dev *dev)
1443 {
1444         disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
1445                                         PCI_CAP_ID_MSI);
1446         dev->no_msi = 1;
1447
1448         printk(KERN_WARNING "PCI: PXH quirk detected, "
1449                 "disabling MSI for SHPC device\n");
1450 }
1451 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_0,     quirk_pcie_pxh);
1452 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_1,     quirk_pcie_pxh);
1453 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_0,      quirk_pcie_pxh);
1454 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_1,      quirk_pcie_pxh);
1455 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHV,       quirk_pcie_pxh);
1456
1457
1458 static void __devinit quirk_netmos(struct pci_dev *dev)
1459 {
1460         unsigned int num_parallel = (dev->subsystem_device & 0xf0) >> 4;
1461         unsigned int num_serial = dev->subsystem_device & 0xf;
1462
1463         /*
1464          * These Netmos parts are multiport serial devices with optional
1465          * parallel ports.  Even when parallel ports are present, they
1466          * are identified as class SERIAL, which means the serial driver
1467          * will claim them.  To prevent this, mark them as class OTHER.
1468          * These combo devices should be claimed by parport_serial.
1469          *
1470          * The subdevice ID is of the form 0x00PS, where <P> is the number
1471          * of parallel ports and <S> is the number of serial ports.
1472          */
1473         switch (dev->device) {
1474         case PCI_DEVICE_ID_NETMOS_9735:
1475         case PCI_DEVICE_ID_NETMOS_9745:
1476         case PCI_DEVICE_ID_NETMOS_9835:
1477         case PCI_DEVICE_ID_NETMOS_9845:
1478         case PCI_DEVICE_ID_NETMOS_9855:
1479                 if ((dev->class >> 8) == PCI_CLASS_COMMUNICATION_SERIAL &&
1480                     num_parallel) {
1481                         printk(KERN_INFO "PCI: Netmos %04x (%u parallel, "
1482                                 "%u serial); changing class SERIAL to OTHER "
1483                                 "(use parport_serial)\n",
1484                                 dev->device, num_parallel, num_serial);
1485                         dev->class = (PCI_CLASS_COMMUNICATION_OTHER << 8) |
1486                             (dev->class & 0xff);
1487                 }
1488         }
1489 }
1490 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_NETMOS, PCI_ANY_ID, quirk_netmos);
1491
1492 static void pci_do_fixups(struct pci_dev *dev, struct pci_fixup *f, struct pci_fixup *end)
1493 {
1494         while (f < end) {
1495                 if ((f->vendor == dev->vendor || f->vendor == (u16) PCI_ANY_ID) &&
1496                     (f->device == dev->device || f->device == (u16) PCI_ANY_ID)) {
1497                         pr_debug("PCI: Calling quirk %p for %s\n", f->hook, pci_name(dev));
1498                         f->hook(dev);
1499                 }
1500                 f++;
1501         }
1502 }
1503
1504 extern struct pci_fixup __start_pci_fixups_early[];
1505 extern struct pci_fixup __end_pci_fixups_early[];
1506 extern struct pci_fixup __start_pci_fixups_header[];
1507 extern struct pci_fixup __end_pci_fixups_header[];
1508 extern struct pci_fixup __start_pci_fixups_final[];
1509 extern struct pci_fixup __end_pci_fixups_final[];
1510 extern struct pci_fixup __start_pci_fixups_enable[];
1511 extern struct pci_fixup __end_pci_fixups_enable[];
1512
1513
1514 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev)
1515 {
1516         struct pci_fixup *start, *end;
1517
1518         switch(pass) {
1519         case pci_fixup_early:
1520                 start = __start_pci_fixups_early;
1521                 end = __end_pci_fixups_early;
1522                 break;
1523
1524         case pci_fixup_header:
1525                 start = __start_pci_fixups_header;
1526                 end = __end_pci_fixups_header;
1527                 break;
1528
1529         case pci_fixup_final:
1530                 start = __start_pci_fixups_final;
1531                 end = __end_pci_fixups_final;
1532                 break;
1533
1534         case pci_fixup_enable:
1535                 start = __start_pci_fixups_enable;
1536                 end = __end_pci_fixups_enable;
1537                 break;
1538
1539         default:
1540                 /* stupid compiler warning, you would think with an enum... */
1541                 return;
1542         }
1543         pci_do_fixups(dev, start, end);
1544 }
1545
1546 EXPORT_SYMBOL(pcie_mch_quirk);
1547 #ifdef CONFIG_HOTPLUG
1548 EXPORT_SYMBOL(pci_fixup_device);
1549 #endif