err.no Git - linux-2.6/blob - drivers/pci/pci.c

   1 /*
   2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
   3  *
   4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   5  *
   6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   7  *      David Mosberger-Tang
   8  *
   9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10  */
  11
  12 #include <linux/kernel.h>
  13 #include <linux/delay.h>
  14 #include <linux/init.h>
  15 #include <linux/pci.h>
  16 #include <linux/pm.h>
  17 #include <linux/module.h>
  18 #include <linux/spinlock.h>
  19 #include <linux/string.h>
  20 #include <linux/log2.h>
  21 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  22 #include "pci.h"
  23
  24 unsigned int pci_pm_d3_delay = 10;
  25
  26 #ifdef CONFIG_PCI_DOMAINS
  27 int pci_domains_supported = 1;
  28 #endif
  29
  30 #define DEFAULT_CARDBUS_IO_SIZE         (256)
  31 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
  32 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
  33 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
  34 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
  35
  36 /**
  37  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  38  * @bus: pointer to PCI bus structure to search
  39  *
  40  * Given a PCI bus, returns the highest PCI bus number present in the set
  41  * including the given PCI bus and its list of child PCI buses.
  42  */
  43 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
  44 {
  45         struct list_head *tmp;
  46         unsigned char max, n;
  47
  48         max = bus->subordinate;
  49         list_for_each(tmp, &bus->children) {
  50                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  51                 if(n > max)
  52                         max = n;
  53         }
  54         return max;
  55 }
  56 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
  57
  58 #if 0
  59 /**
  60  * pci_max_busnr - returns maximum PCI bus number
  61  *
  62  * Returns the highest PCI bus number present in the system global list of
  63  * PCI buses.
  64  */
  65 unsigned char __devinit
  66 pci_max_busnr(void)
  67 {
  68         struct pci_bus *bus = NULL;
  69         unsigned char max, n;
  70
  71         max = 0;
  72         while ((bus = pci_find_next_bus(bus)) != NULL) {
  73                 n = pci_bus_max_busnr(bus);
  74                 if(n > max)
  75                         max = n;
  76         }
  77         return max;
  78 }
  79
  80 #endif  /*  0  */
  81
  82 #define PCI_FIND_CAP_TTL        48
  83
  84 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
  85                                    u8 pos, int cap, int *ttl)
  86 {
  87         u8 id;
  88
  89         while ((*ttl)--) {
  90                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
  91                 if (pos < 0x40)
  92                         break;
  93                 pos &= ~3;
  94                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
  95                                          &id);
  96                 if (id == 0xff)
  97                         break;
  98                 if (id == cap)
  99                         return pos;
 100                 pos += PCI_CAP_LIST_NEXT;
 101         }
 102         return 0;
 103 }
 104
 105 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
 106                                u8 pos, int cap)
 107 {
 108         int ttl = PCI_FIND_CAP_TTL;
 109
 110         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
 111 }
 112
 113 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
 114 {
 115         return __pci_find_next_cap(dev->bus, dev->devfn,
 116                                    pos + PCI_CAP_LIST_NEXT, cap);
 117 }
 118 EXPORT_SYMBOL_GPL(pci_find_next_capability);
 119
 120 static int __pci_bus_find_cap_start(struct pci_bus *bus,
 121                                     unsigned int devfn, u8 hdr_type)
 122 {
 123         u16 status;
 124
 125         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
 126         if (!(status & PCI_STATUS_CAP_LIST))
 127                 return 0;
 128
 129         switch (hdr_type) {
 130         case PCI_HEADER_TYPE_NORMAL:
 131         case PCI_HEADER_TYPE_BRIDGE:
 132                 return PCI_CAPABILITY_LIST;
 133         case PCI_HEADER_TYPE_CARDBUS:
 134                 return PCI_CB_CAPABILITY_LIST;
 135         default:
 136                 return 0;
 137         }
 138
 139         return 0;
 140 }
 141
 142 /**
 143  * pci_find_capability - query for devices' capabilities
 144  * @dev: PCI device to query
 145  * @cap: capability code
 146  *
 147  * Tell if a device supports a given PCI capability.
 148  * Returns the address of the requested capability structure within the
 149  * device's PCI configuration space or 0 in case the device does not
 150  * support it.  Possible values for @cap:
 151  *
 152  *  %PCI_CAP_ID_PM           Power Management
 153  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 154  *  %PCI_CAP_ID_VPD          Vital Product Data
 155  *  %PCI_CAP_ID_SLOTID       Slot Identification
 156  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 157  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 158  *  %PCI_CAP_ID_PCIX         PCI-X
 159  *  %PCI_CAP_ID_EXP          PCI Express
 160  */
 161 int pci_find_capability(struct pci_dev *dev, int cap)
 162 {
 163         int pos;
 164
 165         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 166         if (pos)
 167                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
 168
 169         return pos;
 170 }
 171
 172 /**
 173  * pci_bus_find_capability - query for devices' capabilities
 174  * @bus:   the PCI bus to query
 175  * @devfn: PCI device to query
 176  * @cap:   capability code
 177  *
 178  * Like pci_find_capability() but works for pci devices that do not have a
 179  * pci_dev structure set up yet.
 180  *
 181  * Returns the address of the requested capability structure within the
 182  * device's PCI configuration space or 0 in case the device does not
 183  * support it.
 184  */
 185 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 186 {
 187         int pos;
 188         u8 hdr_type;
 189
 190         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 191
 192         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
 193         if (pos)
 194                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
 195
 196         return pos;
 197 }
 198
 199 /**
 200  * pci_find_ext_capability - Find an extended capability
 201  * @dev: PCI device to query
 202  * @cap: capability code
 203  *
 204  * Returns the address of the requested extended capability structure
 205  * within the device's PCI configuration space or 0 if the device does
 206  * not support it.  Possible values for @cap:
 207  *
 208  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 209  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 210  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 211  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 212  */
 213 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 214 {
 215         u32 header;
 216         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
 217         int pos = 0x100;
 218
 219         if (dev->cfg_size <= 256)
 220                 return 0;
 221
 222         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 223                 return 0;
 224
 225         /*
 226          * If we have no capabilities, this is indicated by cap ID,
 227          * cap version and next pointer all being 0.
 228          */
 229         if (header == 0)
 230                 return 0;
 231
 232         while (ttl-- > 0) {
 233                 if (PCI_EXT_CAP_ID(header) == cap)
 234                         return pos;
 235
 236                 pos = PCI_EXT_CAP_NEXT(header);
 237                 if (pos < 0x100)
 238                         break;
 239
 240                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 241                         break;
 242         }
 243
 244         return 0;
 245 }
 246 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
 247
 248 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
 249 {
 250         int rc, ttl = PCI_FIND_CAP_TTL;
 251         u8 cap, mask;
 252
 253         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
 254                 mask = HT_3BIT_CAP_MASK;
 255         else
 256                 mask = HT_5BIT_CAP_MASK;
 257
 258         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
 259                                       PCI_CAP_ID_HT, &ttl);
 260         while (pos) {
 261                 rc = pci_read_config_byte(dev, pos + 3, &cap);
 262                 if (rc != PCIBIOS_SUCCESSFUL)
 263                         return 0;
 264
 265                 if ((cap & mask) == ht_cap)
 266                         return pos;
 267
 268                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
 269                                               pos + PCI_CAP_LIST_NEXT,
 270                                               PCI_CAP_ID_HT, &ttl);
 271         }
 272
 273         return 0;
 274 }
 275 /**
 276  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
 277  * @dev: PCI device to query
 278  * @pos: Position from which to continue searching
 279  * @ht_cap: Hypertransport capability code
 280  *
 281  * To be used in conjunction with pci_find_ht_capability() to search for
 282  * all capabilities matching @ht_cap. @pos should always be a value returned
 283  * from pci_find_ht_capability().
 284  *
 285  * NB. To be 100% safe against broken PCI devices, the caller should take
 286  * steps to avoid an infinite loop.
 287  */
 288 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
 289 {
 290         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
 291 }
 292 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
 293
 294 /**
 295  * pci_find_ht_capability - query a device's Hypertransport capabilities
 296  * @dev: PCI device to query
 297  * @ht_cap: Hypertransport capability code
 298  *
 299  * Tell if a device supports a given Hypertransport capability.
 300  * Returns an address within the device's PCI configuration space
 301  * or 0 in case the device does not support the request capability.
 302  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
 303  * which has a Hypertransport capability matching @ht_cap.
 304  */
 305 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
 306 {
 307         int pos;
 308
 309         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 310         if (pos)
 311                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
 312
 313         return pos;
 314 }
 315 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
 316
 317 void pcie_wait_pending_transaction(struct pci_dev *dev)
 318 {
 319         int pos;
 320         u16 reg16;
 321
 322         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 323         if (!pos)
 324                 return;
 325         while (1) {
 326                 pci_read_config_word(dev, pos + PCI_EXP_DEVSTA, &reg16);
 327                 if (!(reg16 & PCI_EXP_DEVSTA_TRPND))
 328                         break;
 329                 cpu_relax();
 330         }
 331
 332 }
 333 EXPORT_SYMBOL_GPL(pcie_wait_pending_transaction);
 334
 335 /**
 336  * pci_find_parent_resource - return resource region of parent bus of given region
 337  * @dev: PCI device structure contains resources to be searched
 338  * @res: child resource record for which parent is sought
 339  *
 340  *  For given resource region of given device, return the resource
 341  *  region of parent bus the given region is contained in or where
 342  *  it should be allocated from.
 343  */
 344 struct resource *
 345 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 346 {
 347         const struct pci_bus *bus = dev->bus;
 348         int i;
 349         struct resource *best = NULL;
 350
 351         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 352                 struct resource *r = bus->resource[i];
 353                 if (!r)
 354                         continue;
 355                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 356                         continue;       /* Not contained */
 357                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 358                         continue;       /* Wrong type */
 359                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 360                         return r;       /* Exact match */
 361                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 362                         best = r;       /* Approximating prefetchable by non-prefetchable */
 363         }
 364         return best;
 365 }
 366
 367 /**
 368  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
 369  * @dev: PCI device to have its BARs restored
 370  *
 371  * Restore the BAR values for a given device, so as to make it
 372  * accessible by its driver.
 373  */
 374 static void
 375 pci_restore_bars(struct pci_dev *dev)
 376 {
 377         int i, numres;
 378
 379         switch (dev->hdr_type) {
 380         case PCI_HEADER_TYPE_NORMAL:
 381                 numres = 6;
 382                 break;
 383         case PCI_HEADER_TYPE_BRIDGE:
 384                 numres = 2;
 385                 break;
 386         case PCI_HEADER_TYPE_CARDBUS:
 387                 numres = 1;
 388                 break;
 389         default:
 390                 /* Should never get here, but just in case... */
 391                 return;
 392         }
 393
 394         for (i = 0; i < numres; i ++)
 395                 pci_update_resource(dev, &dev->resource[i], i);
 396 }
 397
 398 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
 399
 400 /**
 401  * pci_set_power_state - Set the power state of a PCI device
 402  * @dev: PCI device to be suspended
 403  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
 404  *
 405  * Transition a device to a new power state, using the Power Management
 406  * Capabilities in the device's config space.
 407  *
 408  * RETURN VALUE:
 409  * -EINVAL if trying to enter a lower state than we're already in.
 410  * 0 if we're already in the requested state.
 411  * -EIO if device does not support PCI PM.
 412  * 0 if we can successfully change the power state.
 413  */
 414 int
 415 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
 416 {
 417         int pm, need_restore = 0;
 418         u16 pmcsr, pmc;
 419
 420         /* bound the state we're entering */
 421         if (state > PCI_D3hot)
 422                 state = PCI_D3hot;
 423
 424         /*
 425          * If the device or the parent bridge can't support PCI PM, ignore
 426          * the request if we're doing anything besides putting it into D0
 427          * (which would only happen on boot).
 428          */
 429         if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
 430                 return 0;
 431
 432         /* find PCI PM capability in list */
 433         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 434
 435         /* abort if the device doesn't support PM capabilities */
 436         if (!pm)
 437                 return -EIO;
 438
 439         /* Validate current state:
 440          * Can enter D0 from any state, but if we can only go deeper
 441          * to sleep if we're already in a low power state
 442          */
 443         if (state != PCI_D0 && dev->current_state > state) {
 444                 printk(KERN_ERR "%s(): %s: state=%d, current state=%d\n",
 445                         __FUNCTION__, pci_name(dev), state, dev->current_state);
 446                 return -EINVAL;
 447         } else if (dev->current_state == state)
 448                 return 0;        /* we're already there */
 449
 450
 451         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
 452         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
 453                 printk(KERN_DEBUG
 454                        "PCI: %s has unsupported PM cap regs version (%u)\n",
 455                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
 456                 return -EIO;
 457         }
 458
 459         /* check if this device supports the desired state */
 460         if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
 461                 return -EIO;
 462         else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
 463                 return -EIO;
 464
 465         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
 466
 467         /* If we're (effectively) in D3, force entire word to 0.
 468          * This doesn't affect PME_Status, disables PME_En, and
 469          * sets PowerState to 0.
 470          */
 471         switch (dev->current_state) {
 472         case PCI_D0:
 473         case PCI_D1:
 474         case PCI_D2:
 475                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 476                 pmcsr |= state;
 477                 break;
 478         case PCI_UNKNOWN: /* Boot-up */
 479                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
 480                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
 481                         need_restore = 1;
 482                 /* Fall-through: force to D0 */
 483         default:
 484                 pmcsr = 0;
 485                 break;
 486         }
 487
 488         /* enter specified state */
 489         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
 490
 491         /* Mandatory power management transition delays */
 492         /* see PCI PM 1.1 5.6.1 table 18 */
 493         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
 494                 msleep(pci_pm_d3_delay);
 495         else if (state == PCI_D2 || dev->current_state == PCI_D2)
 496                 udelay(200);
 497
 498         /*
 499          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
 500          * Firmware method after native method ?
 501          */
 502         if (platform_pci_set_power_state)
 503                 platform_pci_set_power_state(dev, state);
 504
 505         dev->current_state = state;
 506
 507         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
 508          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
 509          * from D3hot to D0 _may_ perform an internal reset, thereby
 510          * going to "D0 Uninitialized" rather than "D0 Initialized".
 511          * For example, at least some versions of the 3c905B and the
 512          * 3c556B exhibit this behaviour.
 513          *
 514          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
 515          * devices in a D3hot state at boot.  Consequently, we need to
 516          * restore at least the BARs so that the device will be
 517          * accessible to its driver.
 518          */
 519         if (need_restore)
 520                 pci_restore_bars(dev);
 521
 522         return 0;
 523 }
 524
 525 pci_power_t (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
 526
 527 /**
 528  * pci_choose_state - Choose the power state of a PCI device
 529  * @dev: PCI device to be suspended
 530  * @state: target sleep state for the whole system. This is the value
 531  *      that is passed to suspend() function.
 532  *
 533  * Returns PCI power state suitable for given device and given system
 534  * message.
 535  */
 536
 537 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
 538 {
 539         pci_power_t ret;
 540
 541         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
 542                 return PCI_D0;
 543
 544         if (platform_pci_choose_state) {
 545                 ret = platform_pci_choose_state(dev, state);
 546                 if (ret != PCI_POWER_ERROR)
 547                         return ret;
 548         }
 549
 550         switch (state.event) {
 551         case PM_EVENT_ON:
 552                 return PCI_D0;
 553         case PM_EVENT_FREEZE:
 554         case PM_EVENT_PRETHAW:
 555                 /* REVISIT both freeze and pre-thaw "should" use D0 */
 556         case PM_EVENT_SUSPEND:
 557                 return PCI_D3hot;
 558         default:
 559                 printk("Unrecognized suspend event %d\n", state.event);
 560                 BUG();
 561         }
 562         return PCI_D0;
 563 }
 564
 565 EXPORT_SYMBOL(pci_choose_state);
 566
 567 static int pci_save_pcie_state(struct pci_dev *dev)
 568 {
 569         int pos, i = 0;
 570         struct pci_cap_saved_state *save_state;
 571         u16 *cap;
 572
 573         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 574         if (pos <= 0)
 575                 return 0;
 576
 577         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 578         if (!save_state)
 579                 save_state = kzalloc(sizeof(*save_state) + sizeof(u16) * 4, GFP_KERNEL);
 580         if (!save_state) {
 581                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 582                 return -ENOMEM;
 583         }
 584         cap = (u16 *)&save_state->data[0];
 585
 586         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
 587         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
 588         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
 589         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
 590         save_state->cap_nr = PCI_CAP_ID_EXP;
 591         pci_add_saved_cap(dev, save_state);
 592         return 0;
 593 }
 594
 595 static void pci_restore_pcie_state(struct pci_dev *dev)
 596 {
 597         int i = 0, pos;
 598         struct pci_cap_saved_state *save_state;
 599         u16 *cap;
 600
 601         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 602         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 603         if (!save_state || pos <= 0)
 604                 return;
 605         cap = (u16 *)&save_state->data[0];
 606
 607         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
 608         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
 609         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
 610         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
 611 }
 612
 613
 614 static int pci_save_pcix_state(struct pci_dev *dev)
 615 {
 616         int pos, i = 0;
 617         struct pci_cap_saved_state *save_state;
 618         u16 *cap;
 619
 620         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 621         if (pos <= 0)
 622                 return 0;
 623
 624         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 625         if (!save_state)
 626                 save_state = kzalloc(sizeof(*save_state) + sizeof(u16), GFP_KERNEL);
 627         if (!save_state) {
 628                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 629                 return -ENOMEM;
 630         }
 631         cap = (u16 *)&save_state->data[0];
 632
 633         pci_read_config_word(dev, pos + PCI_X_CMD, &cap[i++]);
 634         save_state->cap_nr = PCI_CAP_ID_PCIX;
 635         pci_add_saved_cap(dev, save_state);
 636         return 0;
 637 }
 638
 639 static void pci_restore_pcix_state(struct pci_dev *dev)
 640 {
 641         int i = 0, pos;
 642         struct pci_cap_saved_state *save_state;
 643         u16 *cap;
 644
 645         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 646         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 647         if (!save_state || pos <= 0)
 648                 return;
 649         cap = (u16 *)&save_state->data[0];
 650
 651         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
 652 }
 653
 654
 655 /**
 656  * pci_save_state - save the PCI configuration space of a device before suspending
 657  * @dev: - PCI device that we're dealing with
 658  */
 659 int
 660 pci_save_state(struct pci_dev *dev)
 661 {
 662         int i;
 663         /* XXX: 100% dword access ok here? */
 664         for (i = 0; i < 16; i++)
 665                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
 666         if ((i = pci_save_pcie_state(dev)) != 0)
 667                 return i;
 668         if ((i = pci_save_pcix_state(dev)) != 0)
 669                 return i;
 670         return 0;
 671 }
 672
 673 /**
 674  * pci_restore_state - Restore the saved state of a PCI device
 675  * @dev: - PCI device that we're dealing with
 676  */
 677 int
 678 pci_restore_state(struct pci_dev *dev)
 679 {
 680         int i;
 681         u32 val;
 682
 683         /* PCI Express register must be restored first */
 684         pci_restore_pcie_state(dev);
 685
 686         /*
 687          * The Base Address register should be programmed before the command
 688          * register(s)
 689          */
 690         for (i = 15; i >= 0; i--) {
 691                 pci_read_config_dword(dev, i * 4, &val);
 692                 if (val != dev->saved_config_space[i]) {
 693                         printk(KERN_DEBUG "PM: Writing back config space on "
 694                                 "device %s at offset %x (was %x, writing %x)\n",
 695                                 pci_name(dev), i,
 696                                 val, (int)dev->saved_config_space[i]);
 697                         pci_write_config_dword(dev,i * 4,
 698                                 dev->saved_config_space[i]);
 699                 }
 700         }
 701         pci_restore_pcix_state(dev);
 702         pci_restore_msi_state(dev);
 703
 704         return 0;
 705 }
 706
 707 static int do_pci_enable_device(struct pci_dev *dev, int bars)
 708 {
 709         int err;
 710
 711         err = pci_set_power_state(dev, PCI_D0);
 712         if (err < 0 && err != -EIO)
 713                 return err;
 714         err = pcibios_enable_device(dev, bars);
 715         if (err < 0)
 716                 return err;
 717         pci_fixup_device(pci_fixup_enable, dev);
 718
 719         return 0;
 720 }
 721
 722 /**
 723  * pci_reenable_device - Resume abandoned device
 724  * @dev: PCI device to be resumed
 725  *
 726  *  Note this function is a backend of pci_default_resume and is not supposed
 727  *  to be called by normal code, write proper resume handler and use it instead.
 728  */
 729 int pci_reenable_device(struct pci_dev *dev)
 730 {
 731         if (atomic_read(&dev->enable_cnt))
 732                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
 733         return 0;
 734 }
 735
 736 /**
 737  * pci_enable_device_bars - Initialize some of a device for use
 738  * @dev: PCI device to be initialized
 739  * @bars: bitmask of BAR's that must be configured
 740  *
 741  *  Initialize device before it's used by a driver. Ask low-level code
 742  *  to enable selected I/O and memory resources. Wake up the device if it
 743  *  was suspended. Beware, this function can fail.
 744  */
 745 int
 746 pci_enable_device_bars(struct pci_dev *dev, int bars)
 747 {
 748         int err;
 749
 750         if (atomic_add_return(1, &dev->enable_cnt) > 1)
 751                 return 0;               /* already enabled */
 752
 753         err = do_pci_enable_device(dev, bars);
 754         if (err < 0)
 755                 atomic_dec(&dev->enable_cnt);
 756         return err;
 757 }
 758
 759 /**
 760  * pci_enable_device - Initialize device before it's used by a driver.
 761  * @dev: PCI device to be initialized
 762  *
 763  *  Initialize device before it's used by a driver. Ask low-level code
 764  *  to enable I/O and memory. Wake up the device if it was suspended.
 765  *  Beware, this function can fail.
 766  *
 767  *  Note we don't actually enable the device many times if we call
 768  *  this function repeatedly (we just increment the count).
 769  */
 770 int pci_enable_device(struct pci_dev *dev)
 771 {
 772         return pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1);
 773 }
 774
 775 /*
 776  * Managed PCI resources.  This manages device on/off, intx/msi/msix
 777  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
 778  * there's no need to track it separately.  pci_devres is initialized
 779  * when a device is enabled using managed PCI device enable interface.
 780  */
 781 struct pci_devres {
 782         unsigned int enabled:1;
 783         unsigned int pinned:1;
 784         unsigned int orig_intx:1;
 785         unsigned int restore_intx:1;
 786         u32 region_mask;
 787 };
 788
 789 static void pcim_release(struct device *gendev, void *res)
 790 {
 791         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
 792         struct pci_devres *this = res;
 793         int i;
 794
 795         if (dev->msi_enabled)
 796                 pci_disable_msi(dev);
 797         if (dev->msix_enabled)
 798                 pci_disable_msix(dev);
 799
 800         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
 801                 if (this->region_mask & (1 << i))
 802                         pci_release_region(dev, i);
 803
 804         if (this->restore_intx)
 805                 pci_intx(dev, this->orig_intx);
 806
 807         if (this->enabled && !this->pinned)
 808                 pci_disable_device(dev);
 809 }
 810
 811 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
 812 {
 813         struct pci_devres *dr, *new_dr;
 814
 815         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
 816         if (dr)
 817                 return dr;
 818
 819         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
 820         if (!new_dr)
 821                 return NULL;
 822         return devres_get(&pdev->dev, new_dr, NULL, NULL);
 823 }
 824
 825 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
 826 {
 827         if (pci_is_managed(pdev))
 828                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
 829         return NULL;
 830 }
 831
 832 /**
 833  * pcim_enable_device - Managed pci_enable_device()
 834  * @pdev: PCI device to be initialized
 835  *
 836  * Managed pci_enable_device().
 837  */
 838 int pcim_enable_device(struct pci_dev *pdev)
 839 {
 840         struct pci_devres *dr;
 841         int rc;
 842
 843         dr = get_pci_dr(pdev);
 844         if (unlikely(!dr))
 845                 return -ENOMEM;
 846         WARN_ON(!!dr->enabled);
 847
 848         rc = pci_enable_device(pdev);
 849         if (!rc) {
 850                 pdev->is_managed = 1;
 851                 dr->enabled = 1;
 852         }
 853         return rc;
 854 }
 855
 856 /**
 857  * pcim_pin_device - Pin managed PCI device
 858  * @pdev: PCI device to pin
 859  *
 860  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
 861  * driver detach.  @pdev must have been enabled with
 862  * pcim_enable_device().
 863  */
 864 void pcim_pin_device(struct pci_dev *pdev)
 865 {
 866         struct pci_devres *dr;
 867
 868         dr = find_pci_dr(pdev);
 869         WARN_ON(!dr || !dr->enabled);
 870         if (dr)
 871                 dr->pinned = 1;
 872 }
 873
 874 /**
 875  * pcibios_disable_device - disable arch specific PCI resources for device dev
 876  * @dev: the PCI device to disable
 877  *
 878  * Disables architecture specific PCI resources for the device. This
 879  * is the default implementation. Architecture implementations can
 880  * override this.
 881  */
 882 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
 883
 884 /**
 885  * pci_disable_device - Disable PCI device after use
 886  * @dev: PCI device to be disabled
 887  *
 888  * Signal to the system that the PCI device is not in use by the system
 889  * anymore.  This only involves disabling PCI bus-mastering, if active.
 890  *
 891  * Note we don't actually disable the device until all callers of
 892  * pci_device_enable() have called pci_device_disable().
 893  */
 894 void
 895 pci_disable_device(struct pci_dev *dev)
 896 {
 897         struct pci_devres *dr;
 898         u16 pci_command;
 899
 900         dr = find_pci_dr(dev);
 901         if (dr)
 902                 dr->enabled = 0;
 903
 904         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
 905                 return;
 906
 907         /* Wait for all transactions are finished before disabling the device */
 908         pcie_wait_pending_transaction(dev);
 909
 910         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 911         if (pci_command & PCI_COMMAND_MASTER) {
 912                 pci_command &= ~PCI_COMMAND_MASTER;
 913                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 914         }
 915         dev->is_busmaster = 0;
 916
 917         pcibios_disable_device(dev);
 918 }
 919
 920 /**
 921  * pcibios_set_pcie_reset_state - set reset state for device dev
 922  * @dev: the PCI-E device reset
 923  * @state: Reset state to enter into
 924  *
 925  *
 926  * Sets the PCI-E reset state for the device. This is the default
 927  * implementation. Architecture implementations can override this.
 928  */
 929 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
 930                                                         enum pcie_reset_state state)
 931 {
 932         return -EINVAL;
 933 }
 934
 935 /**
 936  * pci_set_pcie_reset_state - set reset state for device dev
 937  * @dev: the PCI-E device reset
 938  * @state: Reset state to enter into
 939  *
 940  *
 941  * Sets the PCI reset state for the device.
 942  */
 943 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
 944 {
 945         return pcibios_set_pcie_reset_state(dev, state);
 946 }
 947
 948 /**
 949  * pci_enable_wake - enable PCI device as wakeup event source
 950  * @dev: PCI device affected
 951  * @state: PCI state from which device will issue wakeup events
 952  * @enable: True to enable event generation; false to disable
 953  *
 954  * This enables the device as a wakeup event source, or disables it.
 955  * When such events involves platform-specific hooks, those hooks are
 956  * called automatically by this routine.
 957  *
 958  * Devices with legacy power management (no standard PCI PM capabilities)
 959  * always require such platform hooks.  Depending on the platform, devices
 960  * supporting the standard PCI PME# signal may require such platform hooks;
 961  * they always update bits in config space to allow PME# generation.
 962  *
 963  * -EIO is returned if the device can't ever be a wakeup event source.
 964  * -EINVAL is returned if the device can't generate wakeup events from
 965  * the specified PCI state.  Returns zero if the operation is successful.
 966  */
 967 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
 968 {
 969         int pm;
 970         int status;
 971         u16 value;
 972
 973         /* Note that drivers should verify device_may_wakeup(&dev->dev)
 974          * before calling this function.  Platform code should report
 975          * errors when drivers try to enable wakeup on devices that
 976          * can't issue wakeups, or on which wakeups were disabled by
 977          * userspace updating the /sys/devices.../power/wakeup file.
 978          */
 979
 980         status = call_platform_enable_wakeup(&dev->dev, enable);
 981
 982         /* find PCI PM capability in list */
 983         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 984
 985         /* If device doesn't support PM Capabilities, but caller wants to
 986          * disable wake events, it's a NOP.  Otherwise fail unless the
 987          * platform hooks handled this legacy device already.
 988          */
 989         if (!pm)
 990                 return enable ? status : 0;
 991
 992         /* Check device's ability to generate PME# */
 993         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
 994
 995         value &= PCI_PM_CAP_PME_MASK;
 996         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
 997
 998         /* Check if it can generate PME# from requested state. */
 999         if (!value || !(value & (1 << state))) {
1000                 /* if it can't, revert what the platform hook changed,
1001                  * always reporting the base "EINVAL, can't PME#" error
1002                  */
1003                 if (enable)
1004                         call_platform_enable_wakeup(&dev->dev, 0);
1005                 return enable ? -EINVAL : 0;
1006         }
1007
1008         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
1009
1010         /* Clear PME_Status by writing 1 to it and enable PME# */
1011         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1012
1013         if (!enable)
1014                 value &= ~PCI_PM_CTRL_PME_ENABLE;
1015
1016         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
1017
1018         return 0;
1019 }
1020
1021 int
1022 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1023 {
1024         u8 pin;
1025
1026         pin = dev->pin;
1027         if (!pin)
1028                 return -1;
1029         pin--;
1030         while (dev->bus->self) {
1031                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
1032                 dev = dev->bus->self;
1033         }
1034         *bridge = dev;
1035         return pin;
1036 }
1037
1038 /**
1039  *      pci_release_region - Release a PCI bar
1040  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1041  *      @bar: BAR to release
1042  *
1043  *      Releases the PCI I/O and memory resources previously reserved by a
1044  *      successful call to pci_request_region.  Call this function only
1045  *      after all use of the PCI regions has ceased.
1046  */
1047 void pci_release_region(struct pci_dev *pdev, int bar)
1048 {
1049         struct pci_devres *dr;
1050
1051         if (pci_resource_len(pdev, bar) == 0)
1052                 return;
1053         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1054                 release_region(pci_resource_start(pdev, bar),
1055                                 pci_resource_len(pdev, bar));
1056         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1057                 release_mem_region(pci_resource_start(pdev, bar),
1058                                 pci_resource_len(pdev, bar));
1059
1060         dr = find_pci_dr(pdev);
1061         if (dr)
1062                 dr->region_mask &= ~(1 << bar);
1063 }
1064
1065 /**
1066  *      pci_request_region - Reserved PCI I/O and memory resource
1067  *      @pdev: PCI device whose resources are to be reserved
1068  *      @bar: BAR to be reserved
1069  *      @res_name: Name to be associated with resource.
1070  *
1071  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1072  *      being reserved by owner @res_name.  Do not access any
1073  *      address inside the PCI regions unless this call returns
1074  *      successfully.
1075  *
1076  *      Returns 0 on success, or %EBUSY on error.  A warning
1077  *      message is also printed on failure.
1078  */
1079 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1080 {
1081         struct pci_devres *dr;
1082
1083         if (pci_resource_len(pdev, bar) == 0)
1084                 return 0;
1085
1086         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1087                 if (!request_region(pci_resource_start(pdev, bar),
1088                             pci_resource_len(pdev, bar), res_name))
1089                         goto err_out;
1090         }
1091         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1092                 if (!request_mem_region(pci_resource_start(pdev, bar),
1093                                         pci_resource_len(pdev, bar), res_name))
1094                         goto err_out;
1095         }
1096
1097         dr = find_pci_dr(pdev);
1098         if (dr)
1099                 dr->region_mask |= 1 << bar;
1100
1101         return 0;
1102
1103 err_out:
1104         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%llx@%llx "
1105                 "for device %s\n",
1106                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1107                 bar + 1, /* PCI BAR # */
1108                 (unsigned long long)pci_resource_len(pdev, bar),
1109                 (unsigned long long)pci_resource_start(pdev, bar),
1110                 pci_name(pdev));
1111         return -EBUSY;
1112 }
1113
1114 /**
1115  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1116  * @pdev: PCI device whose resources were previously reserved
1117  * @bars: Bitmask of BARs to be released
1118  *
1119  * Release selected PCI I/O and memory resources previously reserved.
1120  * Call this function only after all use of the PCI regions has ceased.
1121  */
1122 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1123 {
1124         int i;
1125
1126         for (i = 0; i < 6; i++)
1127                 if (bars & (1 << i))
1128                         pci_release_region(pdev, i);
1129 }
1130
1131 /**
1132  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1133  * @pdev: PCI device whose resources are to be reserved
1134  * @bars: Bitmask of BARs to be requested
1135  * @res_name: Name to be associated with resource
1136  */
1137 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1138                                  const char *res_name)
1139 {
1140         int i;
1141
1142         for (i = 0; i < 6; i++)
1143                 if (bars & (1 << i))
1144                         if(pci_request_region(pdev, i, res_name))
1145                                 goto err_out;
1146         return 0;
1147
1148 err_out:
1149         while(--i >= 0)
1150                 if (bars & (1 << i))
1151                         pci_release_region(pdev, i);
1152
1153         return -EBUSY;
1154 }
1155
1156 /**
1157  *      pci_release_regions - Release reserved PCI I/O and memory resources
1158  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1159  *
1160  *      Releases all PCI I/O and memory resources previously reserved by a
1161  *      successful call to pci_request_regions.  Call this function only
1162  *      after all use of the PCI regions has ceased.
1163  */
1164
1165 void pci_release_regions(struct pci_dev *pdev)
1166 {
1167         pci_release_selected_regions(pdev, (1 << 6) - 1);
1168 }
1169
1170 /**
1171  *      pci_request_regions - Reserved PCI I/O and memory resources
1172  *      @pdev: PCI device whose resources are to be reserved
1173  *      @res_name: Name to be associated with resource.
1174  *
1175  *      Mark all PCI regions associated with PCI device @pdev as
1176  *      being reserved by owner @res_name.  Do not access any
1177  *      address inside the PCI regions unless this call returns
1178  *      successfully.
1179  *
1180  *      Returns 0 on success, or %EBUSY on error.  A warning
1181  *      message is also printed on failure.
1182  */
1183 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1184 {
1185         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1186 }
1187
1188 /**
1189  * pci_set_master - enables bus-mastering for device dev
1190  * @dev: the PCI device to enable
1191  *
1192  * Enables bus-mastering on the device and calls pcibios_set_master()
1193  * to do the needed arch specific settings.
1194  */
1195 void
1196 pci_set_master(struct pci_dev *dev)
1197 {
1198         u16 cmd;
1199
1200         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1201         if (! (cmd & PCI_COMMAND_MASTER)) {
1202                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
1203                 cmd |= PCI_COMMAND_MASTER;
1204                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1205         }
1206         dev->is_busmaster = 1;
1207         pcibios_set_master(dev);
1208 }
1209
1210 #ifdef PCI_DISABLE_MWI
1211 int pci_set_mwi(struct pci_dev *dev)
1212 {
1213         return 0;
1214 }
1215
1216 int pci_try_set_mwi(struct pci_dev *dev)
1217 {
1218         return 0;
1219 }
1220
1221 void pci_clear_mwi(struct pci_dev *dev)
1222 {
1223 }
1224
1225 #else
1226
1227 #ifndef PCI_CACHE_LINE_BYTES
1228 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1229 #endif
1230
1231 /* This can be overridden by arch code. */
1232 /* Don't forget this is measured in 32-bit words, not bytes */
1233 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1234
1235 /**
1236  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1237  * @dev: the PCI device for which MWI is to be enabled
1238  *
1239  * Helper function for pci_set_mwi.
1240  * Originally copied from drivers/net/acenic.c.
1241  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1242  *
1243  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1244  */
1245 static int
1246 pci_set_cacheline_size(struct pci_dev *dev)
1247 {
1248         u8 cacheline_size;
1249
1250         if (!pci_cache_line_size)
1251                 return -EINVAL;         /* The system doesn't support MWI. */
1252
1253         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1254            equal to or multiple of the right value. */
1255         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1256         if (cacheline_size >= pci_cache_line_size &&
1257             (cacheline_size % pci_cache_line_size) == 0)
1258                 return 0;
1259
1260         /* Write the correct value. */
1261         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1262         /* Read it back. */
1263         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1264         if (cacheline_size == pci_cache_line_size)
1265                 return 0;
1266
1267         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
1268                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
1269
1270         return -EINVAL;
1271 }
1272
1273 /**
1274  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1275  * @dev: the PCI device for which MWI is enabled
1276  *
1277  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1278  *
1279  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1280  */
1281 int
1282 pci_set_mwi(struct pci_dev *dev)
1283 {
1284         int rc;
1285         u16 cmd;
1286
1287         rc = pci_set_cacheline_size(dev);
1288         if (rc)
1289                 return rc;
1290
1291         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1292         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1293                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n",
1294                         pci_name(dev));
1295                 cmd |= PCI_COMMAND_INVALIDATE;
1296                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1297         }
1298
1299         return 0;
1300 }
1301
1302 /**
1303  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1304  * @dev: the PCI device for which MWI is enabled
1305  *
1306  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1307  * Callers are not required to check the return value.
1308  *
1309  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1310  */
1311 int pci_try_set_mwi(struct pci_dev *dev)
1312 {
1313         int rc = pci_set_mwi(dev);
1314         return rc;
1315 }
1316
1317 /**
1318  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1319  * @dev: the PCI device to disable
1320  *
1321  * Disables PCI Memory-Write-Invalidate transaction on the device
1322  */
1323 void
1324 pci_clear_mwi(struct pci_dev *dev)
1325 {
1326         u16 cmd;
1327
1328         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1329         if (cmd & PCI_COMMAND_INVALIDATE) {
1330                 cmd &= ~PCI_COMMAND_INVALIDATE;
1331                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1332         }
1333 }
1334 #endif /* ! PCI_DISABLE_MWI */
1335
1336 /**
1337  * pci_intx - enables/disables PCI INTx for device dev
1338  * @pdev: the PCI device to operate on
1339  * @enable: boolean: whether to enable or disable PCI INTx
1340  *
1341  * Enables/disables PCI INTx for device dev
1342  */
1343 void
1344 pci_intx(struct pci_dev *pdev, int enable)
1345 {
1346         u16 pci_command, new;
1347
1348         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1349
1350         if (enable) {
1351                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1352         } else {
1353                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1354         }
1355
1356         if (new != pci_command) {
1357                 struct pci_devres *dr;
1358
1359                 pci_write_config_word(pdev, PCI_COMMAND, new);
1360
1361                 dr = find_pci_dr(pdev);
1362                 if (dr && !dr->restore_intx) {
1363                         dr->restore_intx = 1;
1364                         dr->orig_intx = !enable;
1365                 }
1366         }
1367 }
1368
1369 /**
1370  * pci_msi_off - disables any msi or msix capabilities
1371  * @dev: the PCI device to operate on
1372  *
1373  * If you want to use msi see pci_enable_msi and friends.
1374  * This is a lower level primitive that allows us to disable
1375  * msi operation at the device level.
1376  */
1377 void pci_msi_off(struct pci_dev *dev)
1378 {
1379         int pos;
1380         u16 control;
1381
1382         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
1383         if (pos) {
1384                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
1385                 control &= ~PCI_MSI_FLAGS_ENABLE;
1386                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
1387         }
1388         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
1389         if (pos) {
1390                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
1391                 control &= ~PCI_MSIX_FLAGS_ENABLE;
1392                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
1393         }
1394 }
1395
1396 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1397 /*
1398  * These can be overridden by arch-specific implementations
1399  */
1400 int
1401 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1402 {
1403         if (!pci_dma_supported(dev, mask))
1404                 return -EIO;
1405
1406         dev->dma_mask = mask;
1407
1408         return 0;
1409 }
1410
1411 int
1412 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1413 {
1414         if (!pci_dma_supported(dev, mask))
1415                 return -EIO;
1416
1417         dev->dev.coherent_dma_mask = mask;
1418
1419         return 0;
1420 }
1421 #endif
1422
1423 /**
1424  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
1425  * @dev: PCI device to query
1426  *
1427  * Returns mmrbc: maximum designed memory read count in bytes
1428  *    or appropriate error value.
1429  */
1430 int pcix_get_max_mmrbc(struct pci_dev *dev)
1431 {
1432         int err, cap;
1433         u32 stat;
1434
1435         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1436         if (!cap)
1437                 return -EINVAL;
1438
1439         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
1440         if (err)
1441                 return -EINVAL;
1442
1443         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
1444 }
1445 EXPORT_SYMBOL(pcix_get_max_mmrbc);
1446
1447 /**
1448  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
1449  * @dev: PCI device to query
1450  *
1451  * Returns mmrbc: maximum memory read count in bytes
1452  *    or appropriate error value.
1453  */
1454 int pcix_get_mmrbc(struct pci_dev *dev)
1455 {
1456         int ret, cap;
1457         u32 cmd;
1458
1459         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1460         if (!cap)
1461                 return -EINVAL;
1462
1463         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
1464         if (!ret)
1465                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
1466
1467         return ret;
1468 }
1469 EXPORT_SYMBOL(pcix_get_mmrbc);
1470
1471 /**
1472  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
1473  * @dev: PCI device to query
1474  * @mmrbc: maximum memory read count in bytes
1475  *    valid values are 512, 1024, 2048, 4096
1476  *
1477  * If possible sets maximum memory read byte count, some bridges have erratas
1478  * that prevent this.
1479  */
1480 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
1481 {
1482         int cap, err = -EINVAL;
1483         u32 stat, cmd, v, o;
1484
1485         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
1486                 goto out;
1487
1488         v = ffs(mmrbc) - 10;
1489
1490         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1491         if (!cap)
1492                 goto out;
1493
1494         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
1495         if (err)
1496                 goto out;
1497
1498         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
1499                 return -E2BIG;
1500
1501         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
1502         if (err)
1503                 goto out;
1504
1505         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
1506         if (o != v) {
1507                 if (v > o && dev->bus &&
1508                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
1509                         return -EIO;
1510
1511                 cmd &= ~PCI_X_CMD_MAX_READ;
1512                 cmd |= v << 2;
1513                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
1514         }
1515 out:
1516         return err;
1517 }
1518 EXPORT_SYMBOL(pcix_set_mmrbc);
1519
1520 /**
1521  * pcie_get_readrq - get PCI Express read request size
1522  * @dev: PCI device to query
1523  *
1524  * Returns maximum memory read request in bytes
1525  *    or appropriate error value.
1526  */
1527 int pcie_get_readrq(struct pci_dev *dev)
1528 {
1529         int ret, cap;
1530         u16 ctl;
1531
1532         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
1533         if (!cap)
1534                 return -EINVAL;
1535
1536         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
1537         if (!ret)
1538         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
1539
1540         return ret;
1541 }
1542 EXPORT_SYMBOL(pcie_get_readrq);
1543
1544 /**
1545  * pcie_set_readrq - set PCI Express maximum memory read request
1546  * @dev: PCI device to query
1547  * @rq: maximum memory read count in bytes
1548  *    valid values are 128, 256, 512, 1024, 2048, 4096
1549  *
1550  * If possible sets maximum read byte count
1551  */
1552 int pcie_set_readrq(struct pci_dev *dev, int rq)
1553 {
1554         int cap, err = -EINVAL;
1555         u16 ctl, v;
1556
1557         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
1558                 goto out;
1559
1560         v = (ffs(rq) - 8) << 12;
1561
1562         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
1563         if (!cap)
1564                 goto out;
1565
1566         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
1567         if (err)
1568                 goto out;
1569
1570         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
1571                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
1572                 ctl |= v;
1573                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
1574         }
1575
1576 out:
1577         return err;
1578 }
1579 EXPORT_SYMBOL(pcie_set_readrq);
1580
1581 /**
1582  * pci_select_bars - Make BAR mask from the type of resource
1583  * @dev: the PCI device for which BAR mask is made
1584  * @flags: resource type mask to be selected
1585  *
1586  * This helper routine makes bar mask from the type of resource.
1587  */
1588 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
1589 {
1590         int i, bars = 0;
1591         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1592                 if (pci_resource_flags(dev, i) & flags)
1593                         bars |= (1 << i);
1594         return bars;
1595 }
1596
1597 static void __devinit pci_no_domains(void)
1598 {
1599 #ifdef CONFIG_PCI_DOMAINS
1600         pci_domains_supported = 0;
1601 #endif
1602 }
1603
1604 static int __devinit pci_init(void)
1605 {
1606         struct pci_dev *dev = NULL;
1607
1608         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1609                 pci_fixup_device(pci_fixup_final, dev);
1610         }
1611         return 0;
1612 }
1613
1614 static int __devinit pci_setup(char *str)
1615 {
1616         while (str) {
1617                 char *k = strchr(str, ',');
1618                 if (k)
1619                         *k++ = 0;
1620                 if (*str && (str = pcibios_setup(str)) && *str) {
1621                         if (!strcmp(str, "nomsi")) {
1622                                 pci_no_msi();
1623                         } else if (!strcmp(str, "noaer")) {
1624                                 pci_no_aer();
1625                         } else if (!strcmp(str, "nodomains")) {
1626                                 pci_no_domains();
1627                         } else if (!strncmp(str, "cbiosize=", 9)) {
1628                                 pci_cardbus_io_size = memparse(str + 9, &str);
1629                         } else if (!strncmp(str, "cbmemsize=", 10)) {
1630                                 pci_cardbus_mem_size = memparse(str + 10, &str);
1631                         } else {
1632                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
1633                                                 str);
1634                         }
1635                 }
1636                 str = k;
1637         }
1638         return 0;
1639 }
1640 early_param("pci", pci_setup);
1641
1642 device_initcall(pci_init);
1643
1644 EXPORT_SYMBOL(pci_reenable_device);
1645 EXPORT_SYMBOL(pci_enable_device_bars);
1646 EXPORT_SYMBOL(pci_enable_device);
1647 EXPORT_SYMBOL(pcim_enable_device);
1648 EXPORT_SYMBOL(pcim_pin_device);
1649 EXPORT_SYMBOL(pci_disable_device);
1650 EXPORT_SYMBOL(pci_find_capability);
1651 EXPORT_SYMBOL(pci_bus_find_capability);
1652 EXPORT_SYMBOL(pci_release_regions);
1653 EXPORT_SYMBOL(pci_request_regions);
1654 EXPORT_SYMBOL(pci_release_region);
1655 EXPORT_SYMBOL(pci_request_region);
1656 EXPORT_SYMBOL(pci_release_selected_regions);
1657 EXPORT_SYMBOL(pci_request_selected_regions);
1658 EXPORT_SYMBOL(pci_set_master);
1659 EXPORT_SYMBOL(pci_set_mwi);
1660 EXPORT_SYMBOL(pci_try_set_mwi);
1661 EXPORT_SYMBOL(pci_clear_mwi);
1662 EXPORT_SYMBOL_GPL(pci_intx);
1663 EXPORT_SYMBOL(pci_set_dma_mask);
1664 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
1665 EXPORT_SYMBOL(pci_assign_resource);
1666 EXPORT_SYMBOL(pci_find_parent_resource);
1667 EXPORT_SYMBOL(pci_select_bars);
1668
1669 EXPORT_SYMBOL(pci_set_power_state);
1670 EXPORT_SYMBOL(pci_save_state);
1671 EXPORT_SYMBOL(pci_restore_state);
1672 EXPORT_SYMBOL(pci_enable_wake);
1673 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
1674