err.no Git - linux-2.6/blob - drivers/pci/msi.h

   1 /*
   2  * Copyright (C) 2003-2004 Intel
   3  * Copyright (C) Tom Long Nguyen (tom.l.nguyen@intel.com)
   4  */
   5
   6 #ifndef MSI_H
   7 #define MSI_H
   8
   9 #include <asm/msi.h>
  10
  11 extern int vector_irq[NR_VECTORS];
  12 extern void (*interrupt[NR_IRQS])(void);
  13
  14 /*
  15  * MSI-X Address Register
  16  */
  17 #define PCI_MSIX_FLAGS_QSIZE            0x7FF
  18 #define PCI_MSIX_FLAGS_ENABLE           (1 << 15)
  19 #define PCI_MSIX_FLAGS_BIRMASK          (7 << 0)
  20 #define PCI_MSIX_FLAGS_BITMASK          (1 << 0)
  21
  22 #define PCI_MSIX_ENTRY_SIZE                     16
  23 #define  PCI_MSIX_ENTRY_LOWER_ADDR_OFFSET       0
  24 #define  PCI_MSIX_ENTRY_UPPER_ADDR_OFFSET       4
  25 #define  PCI_MSIX_ENTRY_DATA_OFFSET             8
  26 #define  PCI_MSIX_ENTRY_VECTOR_CTRL_OFFSET      12
  27
  28 #define msi_control_reg(base)           (base + PCI_MSI_FLAGS)
  29 #define msi_lower_address_reg(base)     (base + PCI_MSI_ADDRESS_LO)
  30 #define msi_upper_address_reg(base)     (base + PCI_MSI_ADDRESS_HI)
  31 #define msi_data_reg(base, is64bit)     \
  32         ( (is64bit == 1) ? base+PCI_MSI_DATA_64 : base+PCI_MSI_DATA_32 )
  33 #define msi_mask_bits_reg(base, is64bit) \
  34         ( (is64bit == 1) ? base+PCI_MSI_MASK_BIT : base+PCI_MSI_MASK_BIT-4)
  35 #define msi_disable(control)            control &= ~PCI_MSI_FLAGS_ENABLE
  36 #define multi_msi_capable(control) \
  37         (1 << ((control & PCI_MSI_FLAGS_QMASK) >> 1))
  38 #define multi_msi_enable(control, num) \
  39         control |= (((num >> 1) << 4) & PCI_MSI_FLAGS_QSIZE);
  40 #define is_64bit_address(control)       (!!(control & PCI_MSI_FLAGS_64BIT))
  41 #define is_mask_bit_support(control)    (!!(control & PCI_MSI_FLAGS_MASKBIT))
  42 #define msi_enable(control, num) multi_msi_enable(control, num); \
  43         control |= PCI_MSI_FLAGS_ENABLE
  44
  45 #define msix_table_offset_reg(base)     (base + 0x04)
  46 #define msix_pba_offset_reg(base)       (base + 0x08)
  47 #define msix_enable(control)            control |= PCI_MSIX_FLAGS_ENABLE
  48 #define msix_disable(control)           control &= ~PCI_MSIX_FLAGS_ENABLE
  49 #define msix_table_size(control)        ((control & PCI_MSIX_FLAGS_QSIZE)+1)
  50 #define multi_msix_capable              msix_table_size
  51 #define msix_unmask(address)            (address & ~PCI_MSIX_FLAGS_BITMASK)
  52 #define msix_mask(address)              (address | PCI_MSIX_FLAGS_BITMASK)
  53 #define msix_is_pending(address)        (address & PCI_MSIX_FLAGS_PENDMASK)
  54
  55 struct msi_desc {
  56         struct {
  57                 __u8    type    : 5;    /* {0: unused, 5h:MSI, 11h:MSI-X} */
  58                 __u8    maskbit : 1;    /* mask-pending bit supported ?   */
  59                 __u8    state   : 1;    /* {0: free, 1: busy}             */
  60                 __u8    is_64   : 1;    /* Address size: 0=32bit 1=64bit  */
  61                 __u8    entry_nr;       /* specific enabled entry         */
  62                 __u8    default_vector; /* default pre-assigned vector    */
  63                 __u8    pos;            /* Location of the msi capability */
  64         }msi_attrib;
  65
  66         struct {
  67                 __u16   head;
  68                 __u16   tail;
  69         }link;
  70
  71         void __iomem *mask_base;
  72         struct pci_dev *dev;
  73
  74 #ifdef CONFIG_PM
  75         /* PM save area for MSIX address/data */
  76         struct msi_msg msg_save;
  77 #endif
  78 };
  79
  80 #endif /* MSI_H */