err.no Git - linux-2.6/blob - drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "1.0"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /*
  67          * Global controller registers (128 bytes @ BAR0)
  68          */
  69                 /* 32 bit regs */
  70         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  71         HOST_CTRL               = 0x40,
  72         HOST_IRQ_STAT           = 0x44,
  73         HOST_PHY_CFG            = 0x48,
  74         HOST_BIST_CTRL          = 0x50,
  75         HOST_BIST_PTRN          = 0x54,
  76         HOST_BIST_STAT          = 0x58,
  77         HOST_MEM_BIST_STAT      = 0x5c,
  78         HOST_FLASH_CMD          = 0x70,
  79                 /* 8 bit regs */
  80         HOST_FLASH_DATA         = 0x74,
  81         HOST_TRANSITION_DETECT  = 0x75,
  82         HOST_GPIO_CTRL          = 0x76,
  83         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  84         HOST_I2C_DATA           = 0x7c,
  85         HOST_I2C_XFER_CNT       = 0x7e,
  86         HOST_I2C_CTRL           = 0x7f,
  87
  88         /* HOST_SLOT_STAT bits */
  89         HOST_SSTAT_ATTN         = (1 << 31),
  90
  91         /* HOST_CTRL bits */
  92         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  93         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  94         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  95         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  96         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  97         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
  98
  99         /*
 100          * Port registers
 101          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 102          */
 103         PORT_REGS_SIZE          = 0x2000,
 104
 105         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 106         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 107
 108         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 109         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 110         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 111         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 112
 113                 /* 32 bit regs */
 114         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 115         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 116         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 117         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 118         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 119         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 120         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 121         PORT_CMD_ERR            = 0x1024, /* command error number */
 122         PORT_FIS_CFG            = 0x1028,
 123         PORT_FIFO_THRES         = 0x102c,
 124                 /* 16 bit regs */
 125         PORT_DECODE_ERR_CNT     = 0x1040,
 126         PORT_DECODE_ERR_THRESH  = 0x1042,
 127         PORT_CRC_ERR_CNT        = 0x1044,
 128         PORT_CRC_ERR_THRESH     = 0x1046,
 129         PORT_HSHK_ERR_CNT       = 0x1048,
 130         PORT_HSHK_ERR_THRESH    = 0x104a,
 131                 /* 32 bit regs */
 132         PORT_PHY_CFG            = 0x1050,
 133         PORT_SLOT_STAT          = 0x1800,
 134         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 135         PORT_CONTEXT            = 0x1e04,
 136         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 137         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 138         PORT_SCONTROL           = 0x1f00,
 139         PORT_SSTATUS            = 0x1f04,
 140         PORT_SERROR             = 0x1f08,
 141         PORT_SACTIVE            = 0x1f0c,
 142
 143         /* PORT_CTRL_STAT bits */
 144         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 145         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 146         PORT_CS_INIT            = (1 << 2), /* port initialize */
 147         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 148         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 149         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 150         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 151         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 152         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 153
 154         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 155         /* bits[11:0] are masked */
 156         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 157         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 158         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 159         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 160         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 161         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 162         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 163         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 164         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 165         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 166         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 167         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 168
 169         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 170                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 171                                   PORT_IRQ_UNK_FIS,
 172
 173         /* bits[27:16] are unmasked (raw) */
 174         PORT_IRQ_RAW_SHIFT      = 16,
 175         PORT_IRQ_MASKED_MASK    = 0x7ff,
 176         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 177
 178         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 179         PORT_IRQ_STEER_SHIFT    = 30,
 180         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 181
 182         /* PORT_CMD_ERR constants */
 183         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 184         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 185         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 186         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 187         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 188         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 189         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 190         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 191         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 192         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 193         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 194         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 195         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 196         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 197         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 198         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 199         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 200         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 201         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 202         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 203         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 204         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 205
 206         /* bits of PRB control field */
 207         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 208         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 209         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 210         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 211         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 212
 213         /* PRB protocol field */
 214         PRB_PROT_PACKET         = (1 << 0),
 215         PRB_PROT_TCQ            = (1 << 1),
 216         PRB_PROT_NCQ            = (1 << 2),
 217         PRB_PROT_READ           = (1 << 3),
 218         PRB_PROT_WRITE          = (1 << 4),
 219         PRB_PROT_TRANSPARENT    = (1 << 5),
 220
 221         /*
 222          * Other constants
 223          */
 224         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 225         SGE_LNK                 = (1 << 30), /* linked list
 226                                                 Points to SGT, not SGE */
 227         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 228                                                 data address ignored */
 229
 230         SIL24_MAX_CMDS          = 31,
 231
 232         /* board id */
 233         BID_SIL3124             = 0,
 234         BID_SIL3132             = 1,
 235         BID_SIL3131             = 2,
 236
 237         /* host flags */
 238         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 239                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 240                                   ATA_FLAG_NCQ | ATA_FLAG_ACPI_SATA,
 241         SIL24_COMMON_LFLAGS     = ATA_LFLAG_SKIP_D2H_BSY,
 242         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 243
 244         IRQ_STAT_4PORTS         = 0xf,
 245 };
 246
 247 struct sil24_ata_block {
 248         struct sil24_prb prb;
 249         struct sil24_sge sge[LIBATA_MAX_PRD];
 250 };
 251
 252 struct sil24_atapi_block {
 253         struct sil24_prb prb;
 254         u8 cdb[16];
 255         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 256 };
 257
 258 union sil24_cmd_block {
 259         struct sil24_ata_block ata;
 260         struct sil24_atapi_block atapi;
 261 };
 262
 263 static struct sil24_cerr_info {
 264         unsigned int err_mask, action;
 265         const char *desc;
 266 } sil24_cerr_db[] = {
 267         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 268                                     "device error" },
 269         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 270                                     "device error via D2H FIS" },
 271         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 272                                     "device error via SDB FIS" },
 273         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 274                                     "error in data FIS" },
 275         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 276                                     "failed to transmit command FIS" },
 277         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 278                                      "protocol mismatch" },
 279         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 280                                     "data directon mismatch" },
 281         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 282                                     "ran out of SGEs while writing" },
 283         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 284                                     "ran out of SGEs while reading" },
 285         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 286                                     "invalid data directon for ATAPI CDB" },
 287         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 288                                      "SGT no on qword boundary" },
 289         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 290                                     "PCI target abort while fetching SGT" },
 291         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 292                                     "PCI master abort while fetching SGT" },
 293         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 294                                     "PCI parity error while fetching SGT" },
 295         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 296                                      "PRB not on qword boundary" },
 297         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 298                                     "PCI target abort while fetching PRB" },
 299         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 300                                     "PCI master abort while fetching PRB" },
 301         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 302                                     "PCI parity error while fetching PRB" },
 303         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 304                                     "undefined error while transferring data" },
 305         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 306                                     "PCI target abort while transferring data" },
 307         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 308                                     "PCI master abort while transferring data" },
 309         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 310                                     "PCI parity error while transferring data" },
 311         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 312                                     "FIS received while sending service FIS" },
 313 };
 314
 315 /*
 316  * ap->private_data
 317  *
 318  * The preview driver always returned 0 for status.  We emulate it
 319  * here from the previous interrupt.
 320  */
 321 struct sil24_port_priv {
 322         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 323         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 324         struct ata_taskfile tf;                 /* Cached taskfile registers */
 325 };
 326
 327 static void sil24_dev_config(struct ata_device *dev);
 328 static u8 sil24_check_status(struct ata_port *ap);
 329 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val);
 330 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 331 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 332 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 333 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 334 static void sil24_irq_clear(struct ata_port *ap);
 335 static void sil24_freeze(struct ata_port *ap);
 336 static void sil24_thaw(struct ata_port *ap);
 337 static void sil24_error_handler(struct ata_port *ap);
 338 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 339 static int sil24_port_start(struct ata_port *ap);
 340 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 341 #ifdef CONFIG_PM
 342 static int sil24_pci_device_resume(struct pci_dev *pdev);
 343 #endif
 344
 345 static const struct pci_device_id sil24_pci_tbl[] = {
 346         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 347         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 348         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 349         { PCI_VDEVICE(CMD, 0x0242), BID_SIL3132 },
 350         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 351         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 352
 353         { } /* terminate list */
 354 };
 355
 356 static struct pci_driver sil24_pci_driver = {
 357         .name                   = DRV_NAME,
 358         .id_table               = sil24_pci_tbl,
 359         .probe                  = sil24_init_one,
 360         .remove                 = ata_pci_remove_one,
 361 #ifdef CONFIG_PM
 362         .suspend                = ata_pci_device_suspend,
 363         .resume                 = sil24_pci_device_resume,
 364 #endif
 365 };
 366
 367 static struct scsi_host_template sil24_sht = {
 368         .module                 = THIS_MODULE,
 369         .name                   = DRV_NAME,
 370         .ioctl                  = ata_scsi_ioctl,
 371         .queuecommand           = ata_scsi_queuecmd,
 372         .change_queue_depth     = ata_scsi_change_queue_depth,
 373         .can_queue              = SIL24_MAX_CMDS,
 374         .this_id                = ATA_SHT_THIS_ID,
 375         .sg_tablesize           = LIBATA_MAX_PRD,
 376         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 377         .emulated               = ATA_SHT_EMULATED,
 378         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 379         .proc_name              = DRV_NAME,
 380         .dma_boundary           = ATA_DMA_BOUNDARY,
 381         .slave_configure        = ata_scsi_slave_config,
 382         .slave_destroy          = ata_scsi_slave_destroy,
 383         .bios_param             = ata_std_bios_param,
 384 };
 385
 386 static const struct ata_port_operations sil24_ops = {
 387         .port_disable           = ata_port_disable,
 388
 389         .dev_config             = sil24_dev_config,
 390
 391         .check_status           = sil24_check_status,
 392         .check_altstatus        = sil24_check_status,
 393         .dev_select             = ata_noop_dev_select,
 394
 395         .tf_read                = sil24_tf_read,
 396
 397         .qc_prep                = sil24_qc_prep,
 398         .qc_issue               = sil24_qc_issue,
 399
 400         .irq_clear              = sil24_irq_clear,
 401
 402         .scr_read               = sil24_scr_read,
 403         .scr_write              = sil24_scr_write,
 404
 405         .freeze                 = sil24_freeze,
 406         .thaw                   = sil24_thaw,
 407         .error_handler          = sil24_error_handler,
 408         .post_internal_cmd      = sil24_post_internal_cmd,
 409
 410         .port_start             = sil24_port_start,
 411 };
 412
 413 /*
 414  * Use bits 30-31 of port_flags to encode available port numbers.
 415  * Current maxium is 4.
 416  */
 417 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 418 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 419
 420 static const struct ata_port_info sil24_port_info[] = {
 421         /* sil_3124 */
 422         {
 423                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 424                                   SIL24_FLAG_PCIX_IRQ_WOC,
 425                 .link_flags     = SIL24_COMMON_LFLAGS,
 426                 .pio_mask       = 0x1f,                 /* pio0-4 */
 427                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 428                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 429                 .port_ops       = &sil24_ops,
 430         },
 431         /* sil_3132 */
 432         {
 433                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 434                 .link_flags     = SIL24_COMMON_LFLAGS,
 435                 .pio_mask       = 0x1f,                 /* pio0-4 */
 436                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 437                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 438                 .port_ops       = &sil24_ops,
 439         },
 440         /* sil_3131/sil_3531 */
 441         {
 442                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 443                 .link_flags     = SIL24_COMMON_LFLAGS,
 444                 .pio_mask       = 0x1f,                 /* pio0-4 */
 445                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 446                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 447                 .port_ops       = &sil24_ops,
 448         },
 449 };
 450
 451 static int sil24_tag(int tag)
 452 {
 453         if (unlikely(ata_tag_internal(tag)))
 454                 return 0;
 455         return tag;
 456 }
 457
 458 static void sil24_dev_config(struct ata_device *dev)
 459 {
 460         void __iomem *port = dev->link->ap->ioaddr.cmd_addr;
 461
 462         if (dev->cdb_len == 16)
 463                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 464         else
 465                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 466 }
 467
 468 static void sil24_read_tf(struct ata_port *ap, int tag, struct ata_taskfile *tf)
 469 {
 470         void __iomem *port = ap->ioaddr.cmd_addr;
 471         struct sil24_prb __iomem *prb;
 472         u8 fis[6 * 4];
 473
 474         prb = port + PORT_LRAM + sil24_tag(tag) * PORT_LRAM_SLOT_SZ;
 475         memcpy_fromio(fis, prb->fis, sizeof(fis));
 476         ata_tf_from_fis(fis, tf);
 477 }
 478
 479 static u8 sil24_check_status(struct ata_port *ap)
 480 {
 481         struct sil24_port_priv *pp = ap->private_data;
 482         return pp->tf.command;
 483 }
 484
 485 static int sil24_scr_map[] = {
 486         [SCR_CONTROL]   = 0,
 487         [SCR_STATUS]    = 1,
 488         [SCR_ERROR]     = 2,
 489         [SCR_ACTIVE]    = 3,
 490 };
 491
 492 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 493 {
 494         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 495
 496         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 497                 void __iomem *addr;
 498                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 499                 *val = readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 500                 return 0;
 501         }
 502         return -EINVAL;
 503 }
 504
 505 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 506 {
 507         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 508
 509         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 510                 void __iomem *addr;
 511                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 512                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 513                 return 0;
 514         }
 515         return -EINVAL;
 516 }
 517
 518 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 519 {
 520         struct sil24_port_priv *pp = ap->private_data;
 521         *tf = pp->tf;
 522 }
 523
 524 static int sil24_init_port(struct ata_port *ap)
 525 {
 526         void __iomem *port = ap->ioaddr.cmd_addr;
 527         u32 tmp;
 528
 529         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 530         ata_wait_register(port + PORT_CTRL_STAT,
 531                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 532         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 533                                 PORT_CS_RDY, 0, 10, 100);
 534
 535         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
 536                 return -EIO;
 537         return 0;
 538 }
 539
 540 static int sil24_exec_polled_cmd(struct ata_port *ap, int pmp,
 541                                  const struct ata_taskfile *tf,
 542                                  int is_cmd, u32 ctrl,
 543                                  unsigned long timeout_msec)
 544 {
 545         void __iomem *port = ap->ioaddr.cmd_addr;
 546         struct sil24_port_priv *pp = ap->private_data;
 547         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 548         dma_addr_t paddr = pp->cmd_block_dma;
 549         u32 irq_enabled, irq_mask, irq_stat;
 550         int rc;
 551
 552         prb->ctrl = cpu_to_le16(ctrl);
 553         ata_tf_to_fis(tf, pmp, is_cmd, prb->fis);
 554
 555         /* temporarily plug completion and error interrupts */
 556         irq_enabled = readl(port + PORT_IRQ_ENABLE_SET);
 557         writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR, port + PORT_IRQ_ENABLE_CLR);
 558
 559         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 560         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 561
 562         irq_mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 563         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, irq_mask, 0x0,
 564                                      10, timeout_msec);
 565
 566         writel(irq_mask, port + PORT_IRQ_STAT); /* clear IRQs */
 567         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 568
 569         if (irq_stat & PORT_IRQ_COMPLETE)
 570                 rc = 0;
 571         else {
 572                 /* force port into known state */
 573                 sil24_init_port(ap);
 574
 575                 if (irq_stat & PORT_IRQ_ERROR)
 576                         rc = -EIO;
 577                 else
 578                         rc = -EBUSY;
 579         }
 580
 581         /* restore IRQ enabled */
 582         writel(irq_enabled, port + PORT_IRQ_ENABLE_SET);
 583
 584         return rc;
 585 }
 586
 587 static int sil24_do_softreset(struct ata_link *link, unsigned int *class,
 588                               int pmp, unsigned long deadline)
 589 {
 590         struct ata_port *ap = link->ap;
 591         unsigned long timeout_msec = 0;
 592         struct ata_taskfile tf;
 593         const char *reason;
 594         int rc;
 595
 596         DPRINTK("ENTER\n");
 597
 598         if (ata_link_offline(link)) {
 599                 DPRINTK("PHY reports no device\n");
 600                 *class = ATA_DEV_NONE;
 601                 goto out;
 602         }
 603
 604         /* put the port into known state */
 605         if (sil24_init_port(ap)) {
 606                 reason ="port not ready";
 607                 goto err;
 608         }
 609
 610         /* do SRST */
 611         if (time_after(deadline, jiffies))
 612                 timeout_msec = jiffies_to_msecs(deadline - jiffies);
 613
 614         ata_tf_init(link->device, &tf); /* doesn't really matter */
 615         rc = sil24_exec_polled_cmd(ap, pmp, &tf, 0, PRB_CTRL_SRST,
 616                                    timeout_msec);
 617         if (rc == -EBUSY) {
 618                 reason = "timeout";
 619                 goto err;
 620         } else if (rc) {
 621                 reason = "SRST command error";
 622                 goto err;
 623         }
 624
 625         sil24_read_tf(ap, 0, &tf);
 626         *class = ata_dev_classify(&tf);
 627
 628         if (*class == ATA_DEV_UNKNOWN)
 629                 *class = ATA_DEV_NONE;
 630
 631  out:
 632         DPRINTK("EXIT, class=%u\n", *class);
 633         return 0;
 634
 635  err:
 636         ata_link_printk(link, KERN_ERR, "softreset failed (%s)\n", reason);
 637         return -EIO;
 638 }
 639
 640 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 641                            unsigned long deadline)
 642 {
 643         return sil24_do_softreset(link, class, 0, deadline);
 644 }
 645
 646 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 647                            unsigned long deadline)
 648 {
 649         struct ata_port *ap = link->ap;
 650         void __iomem *port = ap->ioaddr.cmd_addr;
 651         const char *reason;
 652         int tout_msec, rc;
 653         u32 tmp;
 654
 655         /* sil24 does the right thing(tm) without any protection */
 656         sata_set_spd(link);
 657
 658         tout_msec = 100;
 659         if (ata_link_online(link))
 660                 tout_msec = 5000;
 661
 662         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 663         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 664                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
 665
 666         /* SStatus oscillates between zero and valid status after
 667          * DEV_RST, debounce it.
 668          */
 669         rc = sata_link_debounce(link, sata_deb_timing_long, deadline);
 670         if (rc) {
 671                 reason = "PHY debouncing failed";
 672                 goto err;
 673         }
 674
 675         if (tmp & PORT_CS_DEV_RST) {
 676                 if (ata_link_offline(link))
 677                         return 0;
 678                 reason = "link not ready";
 679                 goto err;
 680         }
 681
 682         /* Sil24 doesn't store signature FIS after hardreset, so we
 683          * can't wait for BSY to clear.  Some devices take a long time
 684          * to get ready and those devices will choke if we don't wait
 685          * for BSY clearance here.  Tell libata to perform follow-up
 686          * softreset.
 687          */
 688         return -EAGAIN;
 689
 690  err:
 691         ata_link_printk(link, KERN_ERR, "hardreset failed (%s)\n", reason);
 692         return -EIO;
 693 }
 694
 695 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 696                                  struct sil24_sge *sge)
 697 {
 698         struct scatterlist *sg;
 699
 700         ata_for_each_sg(sg, qc) {
 701                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 702                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 703                 if (ata_sg_is_last(sg, qc))
 704                         sge->flags = cpu_to_le32(SGE_TRM);
 705                 else
 706                         sge->flags = 0;
 707                 sge++;
 708         }
 709 }
 710
 711 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 712 {
 713         struct ata_port *ap = qc->ap;
 714         struct sil24_port_priv *pp = ap->private_data;
 715         union sil24_cmd_block *cb;
 716         struct sil24_prb *prb;
 717         struct sil24_sge *sge;
 718         u16 ctrl = 0;
 719
 720         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 721
 722         switch (qc->tf.protocol) {
 723         case ATA_PROT_PIO:
 724         case ATA_PROT_DMA:
 725         case ATA_PROT_NCQ:
 726         case ATA_PROT_NODATA:
 727                 prb = &cb->ata.prb;
 728                 sge = cb->ata.sge;
 729                 break;
 730
 731         case ATA_PROT_ATAPI:
 732         case ATA_PROT_ATAPI_DMA:
 733         case ATA_PROT_ATAPI_NODATA:
 734                 prb = &cb->atapi.prb;
 735                 sge = cb->atapi.sge;
 736                 memset(cb->atapi.cdb, 0, 32);
 737                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 738
 739                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 740                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 741                                 ctrl = PRB_CTRL_PACKET_WRITE;
 742                         else
 743                                 ctrl = PRB_CTRL_PACKET_READ;
 744                 }
 745                 break;
 746
 747         default:
 748                 prb = NULL;     /* shut up, gcc */
 749                 sge = NULL;
 750                 BUG();
 751         }
 752
 753         prb->ctrl = cpu_to_le16(ctrl);
 754         ata_tf_to_fis(&qc->tf, 0, 1, prb->fis);
 755
 756         if (qc->flags & ATA_QCFLAG_DMAMAP)
 757                 sil24_fill_sg(qc, sge);
 758 }
 759
 760 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 761 {
 762         struct ata_port *ap = qc->ap;
 763         struct sil24_port_priv *pp = ap->private_data;
 764         void __iomem *port = ap->ioaddr.cmd_addr;
 765         unsigned int tag = sil24_tag(qc->tag);
 766         dma_addr_t paddr;
 767         void __iomem *activate;
 768
 769         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 770         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 771
 772         writel((u32)paddr, activate);
 773         writel((u64)paddr >> 32, activate + 4);
 774
 775         return 0;
 776 }
 777
 778 static void sil24_irq_clear(struct ata_port *ap)
 779 {
 780         /* unused */
 781 }
 782
 783 static void sil24_freeze(struct ata_port *ap)
 784 {
 785         void __iomem *port = ap->ioaddr.cmd_addr;
 786
 787         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 788          * PORT_IRQ_ENABLE instead.
 789          */
 790         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 791 }
 792
 793 static void sil24_thaw(struct ata_port *ap)
 794 {
 795         void __iomem *port = ap->ioaddr.cmd_addr;
 796         u32 tmp;
 797
 798         /* clear IRQ */
 799         tmp = readl(port + PORT_IRQ_STAT);
 800         writel(tmp, port + PORT_IRQ_STAT);
 801
 802         /* turn IRQ back on */
 803         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 804 }
 805
 806 static void sil24_error_intr(struct ata_port *ap)
 807 {
 808         void __iomem *port = ap->ioaddr.cmd_addr;
 809         struct sil24_port_priv *pp = ap->private_data;
 810         struct ata_eh_info *ehi = &ap->link.eh_info;
 811         int freeze = 0;
 812         u32 irq_stat;
 813
 814         /* on error, we need to clear IRQ explicitly */
 815         irq_stat = readl(port + PORT_IRQ_STAT);
 816         writel(irq_stat, port + PORT_IRQ_STAT);
 817
 818         /* first, analyze and record host port events */
 819         ata_ehi_clear_desc(ehi);
 820
 821         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 822
 823         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 824                 ata_ehi_hotplugged(ehi);
 825                 ata_ehi_push_desc(ehi, "%s",
 826                                   irq_stat & PORT_IRQ_PHYRDY_CHG ?
 827                                   "PHY RDY changed" : "device exchanged");
 828                 freeze = 1;
 829         }
 830
 831         if (irq_stat & PORT_IRQ_UNK_FIS) {
 832                 ehi->err_mask |= AC_ERR_HSM;
 833                 ehi->action |= ATA_EH_SOFTRESET;
 834                 ata_ehi_push_desc(ehi, "unknown FIS");
 835                 freeze = 1;
 836         }
 837
 838         /* deal with command error */
 839         if (irq_stat & PORT_IRQ_ERROR) {
 840                 struct sil24_cerr_info *ci = NULL;
 841                 unsigned int err_mask = 0, action = 0;
 842                 struct ata_queued_cmd *qc;
 843                 u32 cerr;
 844
 845                 /* analyze CMD_ERR */
 846                 cerr = readl(port + PORT_CMD_ERR);
 847                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
 848                         ci = &sil24_cerr_db[cerr];
 849
 850                 if (ci && ci->desc) {
 851                         err_mask |= ci->err_mask;
 852                         action |= ci->action;
 853                         ata_ehi_push_desc(ehi, "%s", ci->desc);
 854                 } else {
 855                         err_mask |= AC_ERR_OTHER;
 856                         action |= ATA_EH_SOFTRESET;
 857                         ata_ehi_push_desc(ehi, "unknown command error %d",
 858                                           cerr);
 859                 }
 860
 861                 /* record error info */
 862                 qc = ata_qc_from_tag(ap, ap->link.active_tag);
 863                 if (qc) {
 864                         sil24_read_tf(ap, qc->tag, &pp->tf);
 865                         qc->err_mask |= err_mask;
 866                 } else
 867                         ehi->err_mask |= err_mask;
 868
 869                 ehi->action |= action;
 870         }
 871
 872         /* freeze or abort */
 873         if (freeze)
 874                 ata_port_freeze(ap);
 875         else
 876                 ata_port_abort(ap);
 877 }
 878
 879 static void sil24_finish_qc(struct ata_queued_cmd *qc)
 880 {
 881         struct ata_port *ap = qc->ap;
 882         struct sil24_port_priv *pp = ap->private_data;
 883
 884         if (qc->flags & ATA_QCFLAG_RESULT_TF)
 885                 sil24_read_tf(ap, qc->tag, &pp->tf);
 886 }
 887
 888 static inline void sil24_host_intr(struct ata_port *ap)
 889 {
 890         void __iomem *port = ap->ioaddr.cmd_addr;
 891         u32 slot_stat, qc_active;
 892         int rc;
 893
 894         /* If PCIX_IRQ_WOC, there's an inherent race window between
 895          * clearing IRQ pending status and reading PORT_SLOT_STAT
 896          * which may cause spurious interrupts afterwards.  This is
 897          * unavoidable and much better than losing interrupts which
 898          * happens if IRQ pending is cleared after reading
 899          * PORT_SLOT_STAT.
 900          */
 901         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 902                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
 903
 904         slot_stat = readl(port + PORT_SLOT_STAT);
 905
 906         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
 907                 sil24_error_intr(ap);
 908                 return;
 909         }
 910
 911         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
 912         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
 913         if (rc > 0)
 914                 return;
 915         if (rc < 0) {
 916                 struct ata_eh_info *ehi = &ap->link.eh_info;
 917                 ehi->err_mask |= AC_ERR_HSM;
 918                 ehi->action |= ATA_EH_SOFTRESET;
 919                 ata_port_freeze(ap);
 920                 return;
 921         }
 922
 923         /* spurious interrupts are expected if PCIX_IRQ_WOC */
 924         if (!(ap->flags & SIL24_FLAG_PCIX_IRQ_WOC) && ata_ratelimit())
 925                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
 926                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
 927                         slot_stat, ap->link.active_tag, ap->link.sactive);
 928 }
 929
 930 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
 931 {
 932         struct ata_host *host = dev_instance;
 933         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
 934         unsigned handled = 0;
 935         u32 status;
 936         int i;
 937
 938         status = readl(host_base + HOST_IRQ_STAT);
 939
 940         if (status == 0xffffffff) {
 941                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 942                        "PCI fault or device removal?\n");
 943                 goto out;
 944         }
 945
 946         if (!(status & IRQ_STAT_4PORTS))
 947                 goto out;
 948
 949         spin_lock(&host->lock);
 950
 951         for (i = 0; i < host->n_ports; i++)
 952                 if (status & (1 << i)) {
 953                         struct ata_port *ap = host->ports[i];
 954                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 955                                 sil24_host_intr(ap);
 956                                 handled++;
 957                         } else
 958                                 printk(KERN_ERR DRV_NAME
 959                                        ": interrupt from disabled port %d\n", i);
 960                 }
 961
 962         spin_unlock(&host->lock);
 963  out:
 964         return IRQ_RETVAL(handled);
 965 }
 966
 967 static void sil24_error_handler(struct ata_port *ap)
 968 {
 969         struct ata_eh_context *ehc = &ap->link.eh_context;
 970
 971         if (sil24_init_port(ap)) {
 972                 ata_eh_freeze_port(ap);
 973                 ehc->i.action |= ATA_EH_HARDRESET;
 974         }
 975
 976         /* perform recovery */
 977         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
 978                   ata_std_postreset);
 979 }
 980
 981 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
 982 {
 983         struct ata_port *ap = qc->ap;
 984
 985         /* make DMA engine forget about the failed command */
 986         if (qc->flags & ATA_QCFLAG_FAILED)
 987                 sil24_init_port(ap);
 988 }
 989
 990 static int sil24_port_start(struct ata_port *ap)
 991 {
 992         struct device *dev = ap->host->dev;
 993         struct sil24_port_priv *pp;
 994         union sil24_cmd_block *cb;
 995         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
 996         dma_addr_t cb_dma;
 997         int rc;
 998
 999         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
1000         if (!pp)
1001                 return -ENOMEM;
1002
1003         pp->tf.command = ATA_DRDY;
1004
1005         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
1006         if (!cb)
1007                 return -ENOMEM;
1008         memset(cb, 0, cb_size);
1009
1010         rc = ata_pad_alloc(ap, dev);
1011         if (rc)
1012                 return rc;
1013
1014         pp->cmd_block = cb;
1015         pp->cmd_block_dma = cb_dma;
1016
1017         ap->private_data = pp;
1018
1019         return 0;
1020 }
1021
1022 static void sil24_init_controller(struct ata_host *host)
1023 {
1024         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1025         void __iomem *port_base = host->iomap[SIL24_PORT_BAR];
1026         u32 tmp;
1027         int i;
1028
1029         /* GPIO off */
1030         writel(0, host_base + HOST_FLASH_CMD);
1031
1032         /* clear global reset & mask interrupts during initialization */
1033         writel(0, host_base + HOST_CTRL);
1034
1035         /* init ports */
1036         for (i = 0; i < host->n_ports; i++) {
1037                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1038
1039                 /* Initial PHY setting */
1040                 writel(0x20c, port + PORT_PHY_CFG);
1041
1042                 /* Clear port RST */
1043                 tmp = readl(port + PORT_CTRL_STAT);
1044                 if (tmp & PORT_CS_PORT_RST) {
1045                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1046                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1047                                                 PORT_CS_PORT_RST,
1048                                                 PORT_CS_PORT_RST, 10, 100);
1049                         if (tmp & PORT_CS_PORT_RST)
1050                                 dev_printk(KERN_ERR, host->dev,
1051                                            "failed to clear port RST\n");
1052                 }
1053
1054                 /* Configure IRQ WoC */
1055                 if (host->ports[0]->flags & SIL24_FLAG_PCIX_IRQ_WOC)
1056                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1057                 else
1058                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1059
1060                 /* Zero error counters. */
1061                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1062                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1063                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1064                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1065                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1066                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1067
1068                 /* Always use 64bit activation */
1069                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1070
1071                 /* Clear port multiplier enable and resume bits */
1072                 writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME,
1073                        port + PORT_CTRL_CLR);
1074         }
1075
1076         /* Turn on interrupts */
1077         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1078 }
1079
1080 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1081 {
1082         static int printed_version = 0;
1083         struct ata_port_info pi = sil24_port_info[ent->driver_data];
1084         const struct ata_port_info *ppi[] = { &pi, NULL };
1085         void __iomem * const *iomap;
1086         struct ata_host *host;
1087         int i, rc;
1088         u32 tmp;
1089
1090         if (!printed_version++)
1091                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1092
1093         /* acquire resources */
1094         rc = pcim_enable_device(pdev);
1095         if (rc)
1096                 return rc;
1097
1098         rc = pcim_iomap_regions(pdev,
1099                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1100                                 DRV_NAME);
1101         if (rc)
1102                 return rc;
1103         iomap = pcim_iomap_table(pdev);
1104
1105         /* apply workaround for completion IRQ loss on PCI-X errata */
1106         if (pi.flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1107                 tmp = readl(iomap[SIL24_HOST_BAR] + HOST_CTRL);
1108                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1109                         dev_printk(KERN_INFO, &pdev->dev,
1110                                    "Applying completion IRQ loss on PCI-X "
1111                                    "errata fix\n");
1112                 else
1113                         pi.flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1114         }
1115
1116         /* allocate and fill host */
1117         host = ata_host_alloc_pinfo(&pdev->dev, ppi,
1118                                     SIL24_FLAG2NPORTS(ppi[0]->flags));
1119         if (!host)
1120                 return -ENOMEM;
1121         host->iomap = iomap;
1122
1123         for (i = 0; i < host->n_ports; i++) {
1124                 void __iomem *port = iomap[SIL24_PORT_BAR] + i * PORT_REGS_SIZE;
1125
1126                 host->ports[i]->ioaddr.cmd_addr = port;
1127                 host->ports[i]->ioaddr.scr_addr = port + PORT_SCONTROL;
1128
1129                 ata_std_ports(&host->ports[i]->ioaddr);
1130         }
1131
1132         /* configure and activate the device */
1133         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1134                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1135                 if (rc) {
1136                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1137                         if (rc) {
1138                                 dev_printk(KERN_ERR, &pdev->dev,
1139                                            "64-bit DMA enable failed\n");
1140                                 return rc;
1141                         }
1142                 }
1143         } else {
1144                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1145                 if (rc) {
1146                         dev_printk(KERN_ERR, &pdev->dev,
1147                                    "32-bit DMA enable failed\n");
1148                         return rc;
1149                 }
1150                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1151                 if (rc) {
1152                         dev_printk(KERN_ERR, &pdev->dev,
1153                                    "32-bit consistent DMA enable failed\n");
1154                         return rc;
1155                 }
1156         }
1157
1158         sil24_init_controller(host);
1159
1160         pci_set_master(pdev);
1161         return ata_host_activate(host, pdev->irq, sil24_interrupt, IRQF_SHARED,
1162                                  &sil24_sht);
1163 }
1164
1165 #ifdef CONFIG_PM
1166 static int sil24_pci_device_resume(struct pci_dev *pdev)
1167 {
1168         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1169         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1170         int rc;
1171
1172         rc = ata_pci_device_do_resume(pdev);
1173         if (rc)
1174                 return rc;
1175
1176         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1177                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1178
1179         sil24_init_controller(host);
1180
1181         ata_host_resume(host);
1182
1183         return 0;
1184 }
1185 #endif
1186
1187 static int __init sil24_init(void)
1188 {
1189         return pci_register_driver(&sil24_pci_driver);
1190 }
1191
1192 static void __exit sil24_exit(void)
1193 {
1194         pci_unregister_driver(&sil24_pci_driver);
1195 }
1196
1197 MODULE_AUTHOR("Tejun Heo");
1198 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1199 MODULE_LICENSE("GPL");
1200 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1201
1202 module_init(sil24_init);
1203 module_exit(sil24_exit);