err.no Git - linux-2.6/blob - arch/x86/kernel/setup_64.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  */
   4
   5 /*
   6  * This file handles the architecture-dependent parts of initialization
   7  */
   8
   9 #include <linux/errno.h>
  10 #include <linux/sched.h>
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/stddef.h>
  14 #include <linux/unistd.h>
  15 #include <linux/ptrace.h>
  16 #include <linux/slab.h>
  17 #include <linux/user.h>
  18 #include <linux/screen_info.h>
  19 #include <linux/ioport.h>
  20 #include <linux/delay.h>
  21 #include <linux/init.h>
  22 #include <linux/initrd.h>
  23 #include <linux/highmem.h>
  24 #include <linux/bootmem.h>
  25 #include <linux/module.h>
  26 #include <asm/processor.h>
  27 #include <linux/console.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/crash_dump.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/pci.h>
  32 #include <asm/pci-direct.h>
  33 #include <linux/efi.h>
  34 #include <linux/acpi.h>
  35 #include <linux/kallsyms.h>
  36 #include <linux/edd.h>
  37 #include <linux/iscsi_ibft.h>
  38 #include <linux/mmzone.h>
  39 #include <linux/kexec.h>
  40 #include <linux/cpufreq.h>
  41 #include <linux/dmi.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/ctype.h>
  44 #include <linux/sort.h>
  45 #include <linux/uaccess.h>
  46 #include <linux/init_ohci1394_dma.h>
  47 #include <linux/kvm_para.h>
  48
  49 #include <asm/mtrr.h>
  50 #include <asm/uaccess.h>
  51 #include <asm/system.h>
  52 #include <asm/vsyscall.h>
  53 #include <asm/io.h>
  54 #include <asm/smp.h>
  55 #include <asm/msr.h>
  56 #include <asm/desc.h>
  57 #include <video/edid.h>
  58 #include <asm/e820.h>
  59 #include <asm/mpspec.h>
  60 #include <asm/dma.h>
  61 #include <asm/gart.h>
  62 #include <asm/mpspec.h>
  63 #include <asm/mmu_context.h>
  64 #include <asm/proto.h>
  65 #include <asm/setup.h>
  66 #include <asm/numa.h>
  67 #include <asm/sections.h>
  68 #include <asm/dmi.h>
  69 #include <asm/cacheflush.h>
  70 #include <asm/mce.h>
  71 #include <asm/ds.h>
  72 #include <asm/topology.h>
  73 #include <asm/trampoline.h>
  74 #include <asm/pat.h>
  75
  76 #include <mach_apic.h>
  77 #ifdef CONFIG_PARAVIRT
  78 #include <asm/paravirt.h>
  79 #else
  80 #define ARCH_SETUP
  81 #endif
  82
  83 /*
  84  * Machine setup..
  85  */
  86
  87 struct cpuinfo_x86 boot_cpu_data __read_mostly;
  88 EXPORT_SYMBOL(boot_cpu_data);
  89
  90 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  91
  92 unsigned long mmu_cr4_features;
  93
  94 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
  95 int bootloader_type;
  96
  97 unsigned long saved_video_mode;
  98
  99 int force_mwait __cpuinitdata;
 100
 101 /*
 102  * Early DMI memory
 103  */
 104 int dmi_alloc_index;
 105 char dmi_alloc_data[DMI_MAX_DATA];
 106
 107 /*
 108  * Setup options
 109  */
 110 struct screen_info screen_info;
 111 EXPORT_SYMBOL(screen_info);
 112 struct sys_desc_table_struct {
 113         unsigned short length;
 114         unsigned char table[0];
 115 };
 116
 117 struct edid_info edid_info;
 118 EXPORT_SYMBOL_GPL(edid_info);
 119
 120 extern int root_mountflags;
 121
 122 char __initdata command_line[COMMAND_LINE_SIZE];
 123
 124 static struct resource standard_io_resources[] = {
 125         { .name = "dma1", .start = 0x00, .end = 0x1f,
 126                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 127         { .name = "pic1", .start = 0x20, .end = 0x21,
 128                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 129         { .name = "timer0", .start = 0x40, .end = 0x43,
 130                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 131         { .name = "timer1", .start = 0x50, .end = 0x53,
 132                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 133         { .name = "keyboard", .start = 0x60, .end = 0x60,
 134                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 135         { .name = "keyboard", .start = 0x64, .end = 0x64,
 136                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 137         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
 138                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 139         { .name = "pic2", .start = 0xa0, .end = 0xa1,
 140                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 141         { .name = "dma2", .start = 0xc0, .end = 0xdf,
 142                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 143         { .name = "fpu", .start = 0xf0, .end = 0xff,
 144                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
 145 };
 146
 147 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
 148
 149 static struct resource data_resource = {
 150         .name = "Kernel data",
 151         .start = 0,
 152         .end = 0,
 153         .flags = IORESOURCE_RAM,
 154 };
 155 static struct resource code_resource = {
 156         .name = "Kernel code",
 157         .start = 0,
 158         .end = 0,
 159         .flags = IORESOURCE_RAM,
 160 };
 161 static struct resource bss_resource = {
 162         .name = "Kernel bss",
 163         .start = 0,
 164         .end = 0,
 165         .flags = IORESOURCE_RAM,
 166 };
 167
 168 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 169
 170 #ifdef CONFIG_PROC_VMCORE
 171 /* elfcorehdr= specifies the location of elf core header
 172  * stored by the crashed kernel. This option will be passed
 173  * by kexec loader to the capture kernel.
 174  */
 175 static int __init setup_elfcorehdr(char *arg)
 176 {
 177         char *end;
 178         if (!arg)
 179                 return -EINVAL;
 180         elfcorehdr_addr = memparse(arg, &end);
 181         return end > arg ? 0 : -EINVAL;
 182 }
 183 early_param("elfcorehdr", setup_elfcorehdr);
 184 #endif
 185
 186 #ifndef CONFIG_NUMA
 187 static void __init
 188 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
 189 {
 190         unsigned long bootmap_size, bootmap;
 191
 192         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
 193         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
 194                                  PAGE_SIZE);
 195         if (bootmap == -1L)
 196                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
 197         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
 198         e820_register_active_regions(0, start_pfn, end_pfn);
 199         free_bootmem_with_active_regions(0, end_pfn);
 200         early_res_to_bootmem(0, end_pfn<<PAGE_SHIFT);
 201         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
 202 }
 203 #endif
 204
 205 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
 206 struct edd edd;
 207 #ifdef CONFIG_EDD_MODULE
 208 EXPORT_SYMBOL(edd);
 209 #endif
 210 /**
 211  * copy_edd() - Copy the BIOS EDD information
 212  *              from boot_params into a safe place.
 213  *
 214  */
 215 static inline void copy_edd(void)
 216 {
 217      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
 218             sizeof(edd.mbr_signature));
 219      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
 220      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
 221      edd.edd_info_nr = boot_params.eddbuf_entries;
 222 }
 223 #else
 224 static inline void copy_edd(void)
 225 {
 226 }
 227 #endif
 228
 229 #ifdef CONFIG_KEXEC
 230 static void __init reserve_crashkernel(void)
 231 {
 232         unsigned long long total_mem;
 233         unsigned long long crash_size, crash_base;
 234         int ret;
 235
 236         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
 237
 238         ret = parse_crashkernel(boot_command_line, total_mem,
 239                         &crash_size, &crash_base);
 240         if (ret == 0 && crash_size) {
 241                 if (crash_base <= 0) {
 242                         printk(KERN_INFO "crashkernel reservation failed - "
 243                                         "you have to specify a base address\n");
 244                         return;
 245                 }
 246
 247                 if (reserve_bootmem(crash_base, crash_size,
 248                                         BOOTMEM_EXCLUSIVE) < 0) {
 249                         printk(KERN_INFO "crashkernel reservation failed - "
 250                                         "memory is in use\n");
 251                         return;
 252                 }
 253
 254                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
 255                                 "for crashkernel (System RAM: %ldMB)\n",
 256                                 (unsigned long)(crash_size >> 20),
 257                                 (unsigned long)(crash_base >> 20),
 258                                 (unsigned long)(total_mem >> 20));
 259                 crashk_res.start = crash_base;
 260                 crashk_res.end   = crash_base + crash_size - 1;
 261                 insert_resource(&iomem_resource, &crashk_res);
 262         }
 263 }
 264 #else
 265 static inline void __init reserve_crashkernel(void)
 266 {}
 267 #endif
 268
 269 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
 270 void __attribute__((weak)) __init memory_setup(void)
 271 {
 272        machine_specific_memory_setup();
 273 }
 274
 275 static void __init parse_setup_data(void)
 276 {
 277         struct setup_data *data;
 278         unsigned long pa_data;
 279
 280         if (boot_params.hdr.version < 0x0209)
 281                 return;
 282         pa_data = boot_params.hdr.setup_data;
 283         while (pa_data) {
 284                 data = early_ioremap(pa_data, PAGE_SIZE);
 285                 switch (data->type) {
 286                 default:
 287                         break;
 288                 }
 289 #ifndef CONFIG_DEBUG_BOOT_PARAMS
 290                 free_early(pa_data, pa_data+sizeof(*data)+data->len);
 291 #endif
 292                 pa_data = data->next;
 293                 early_iounmap(data, PAGE_SIZE);
 294         }
 295 }
 296
 297 #ifdef CONFIG_PCI_MMCONFIG
 298 extern void __cpuinit fam10h_check_enable_mmcfg(void);
 299 extern void __init check_enable_amd_mmconf_dmi(void);
 300 #else
 301 void __cpuinit fam10h_check_enable_mmcfg(void)
 302 {
 303 }
 304 void __init check_enable_amd_mmconf_dmi(void)
 305 {
 306 }
 307 #endif
 308
 309 /*
 310  * setup_arch - architecture-specific boot-time initializations
 311  *
 312  * Note: On x86_64, fixmaps are ready for use even before this is called.
 313  */
 314 void __init setup_arch(char **cmdline_p)
 315 {
 316         unsigned i;
 317
 318         printk(KERN_INFO "Command line: %s\n", boot_command_line);
 319
 320         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
 321         screen_info = boot_params.screen_info;
 322         edid_info = boot_params.edid_info;
 323         saved_video_mode = boot_params.hdr.vid_mode;
 324         bootloader_type = boot_params.hdr.type_of_loader;
 325
 326 #ifdef CONFIG_BLK_DEV_RAM
 327         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
 328         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
 329         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
 330 #endif
 331 #ifdef CONFIG_EFI
 332         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
 333                      "EL64", 4)) {
 334                 efi_enabled = 1;
 335                 efi_reserve_early();
 336         }
 337 #endif
 338
 339         ARCH_SETUP
 340
 341         memory_setup();
 342         copy_edd();
 343
 344         if (!boot_params.hdr.root_flags)
 345                 root_mountflags &= ~MS_RDONLY;
 346         init_mm.start_code = (unsigned long) &_text;
 347         init_mm.end_code = (unsigned long) &_etext;
 348         init_mm.end_data = (unsigned long) &_edata;
 349         init_mm.brk = (unsigned long) &_end;
 350
 351         code_resource.start = virt_to_phys(&_text);
 352         code_resource.end = virt_to_phys(&_etext)-1;
 353         data_resource.start = virt_to_phys(&_etext);
 354         data_resource.end = virt_to_phys(&_edata)-1;
 355         bss_resource.start = virt_to_phys(&__bss_start);
 356         bss_resource.end = virt_to_phys(&__bss_stop)-1;
 357
 358         early_identify_cpu(&boot_cpu_data);
 359
 360         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
 361         *cmdline_p = command_line;
 362
 363         parse_setup_data();
 364
 365         parse_early_param();
 366
 367 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
 368         if (init_ohci1394_dma_early)
 369                 init_ohci1394_dma_on_all_controllers();
 370 #endif
 371
 372         finish_e820_parsing();
 373
 374         /* after parse_early_param, so could debug it */
 375         insert_resource(&iomem_resource, &code_resource);
 376         insert_resource(&iomem_resource, &data_resource);
 377         insert_resource(&iomem_resource, &bss_resource);
 378
 379         early_gart_iommu_check();
 380
 381         e820_register_active_regions(0, 0, -1UL);
 382         /*
 383          * partially used pages are not usable - thus
 384          * we are rounding upwards:
 385          */
 386         end_pfn = e820_end_of_ram();
 387
 388         /* pre allocte 4k for mptable mpc */
 389         early_reserve_e820_mpc_new();
 390         /* update e820 for memory not covered by WB MTRRs */
 391         mtrr_bp_init();
 392         if (mtrr_trim_uncached_memory(end_pfn)) {
 393                 e820_register_active_regions(0, 0, -1UL);
 394                 end_pfn = e820_end_of_ram();
 395         }
 396
 397         num_physpages = end_pfn;
 398
 399         check_efer();
 400
 401         max_pfn_mapped = init_memory_mapping(0, (end_pfn << PAGE_SHIFT));
 402         if (efi_enabled)
 403                 efi_init();
 404
 405         vsmp_init();
 406
 407         dmi_scan_machine();
 408
 409         io_delay_init();
 410
 411 #ifdef CONFIG_KVM_CLOCK
 412         kvmclock_init();
 413 #endif
 414
 415 #ifdef CONFIG_SMP
 416         /* setup to use the early static init tables during kernel startup */
 417         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
 418         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
 419 #ifdef CONFIG_NUMA
 420         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
 421 #endif
 422 #endif
 423
 424 #ifdef CONFIG_ACPI
 425         /*
 426          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
 427          * Call this early for SRAT node setup.
 428          */
 429         acpi_boot_table_init();
 430 #endif
 431
 432         /* How many end-of-memory variables you have, grandma! */
 433         max_low_pfn = end_pfn;
 434         max_pfn = end_pfn;
 435         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
 436
 437         /* Remove active ranges so rediscovery with NUMA-awareness happens */
 438         remove_all_active_ranges();
 439
 440 #ifdef CONFIG_ACPI_NUMA
 441         /*
 442          * Parse SRAT to discover nodes.
 443          */
 444         acpi_numa_init();
 445 #endif
 446
 447 #ifdef CONFIG_NUMA
 448         numa_initmem_init(0, end_pfn);
 449 #else
 450         contig_initmem_init(0, end_pfn);
 451 #endif
 452
 453         dma32_reserve_bootmem();
 454
 455 #ifdef CONFIG_ACPI_SLEEP
 456         /*
 457          * Reserve low memory region for sleep support.
 458          */
 459        acpi_reserve_bootmem();
 460 #endif
 461
 462 #ifdef CONFIG_X86_MPPARSE
 463        /*
 464         * Find and reserve possible boot-time SMP configuration:
 465         */
 466         find_smp_config();
 467 #endif
 468 #ifdef CONFIG_BLK_DEV_INITRD
 469         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
 470                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
 471                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
 472                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
 473                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
 474
 475                 if (ramdisk_end <= end_of_mem) {
 476                         /*
 477                          * don't need to reserve again, already reserved early
 478                          * in x86_64_start_kernel, and early_res_to_bootmem
 479                          * convert that to reserved in bootmem
 480                          */
 481                         initrd_start = ramdisk_image + PAGE_OFFSET;
 482                         initrd_end = initrd_start+ramdisk_size;
 483                 } else {
 484                         free_bootmem(ramdisk_image, ramdisk_size);
 485                         printk(KERN_ERR "initrd extends beyond end of memory "
 486                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 487                                ramdisk_end, end_of_mem);
 488                         initrd_start = 0;
 489                 }
 490         }
 491 #endif
 492         reserve_crashkernel();
 493
 494         reserve_ibft_region();
 495
 496         paging_init();
 497         map_vsyscall();
 498
 499         early_quirks();
 500
 501 #ifdef CONFIG_ACPI
 502         /*
 503          * Read APIC and some other early information from ACPI tables.
 504          */
 505         acpi_boot_init();
 506 #endif
 507
 508         init_cpu_to_node();
 509
 510 #ifdef CONFIG_X86_MPPARSE
 511         /*
 512          * get boot-time SMP configuration:
 513          */
 514         if (smp_found_config)
 515                 get_smp_config();
 516 #endif
 517         init_apic_mappings();
 518         ioapic_init_mappings();
 519
 520         kvm_guest_init();
 521
 522         /*
 523          * We trust e820 completely. No explicit ROM probing in memory.
 524          */
 525         e820_reserve_resources();
 526         e820_mark_nosave_regions(end_pfn);
 527
 528         /* request I/O space for devices used on all i[345]86 PCs */
 529         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
 530                 request_resource(&ioport_resource, &standard_io_resources[i]);
 531
 532         e820_setup_gap();
 533
 534 #ifdef CONFIG_VT
 535 #if defined(CONFIG_VGA_CONSOLE)
 536         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
 537                 conswitchp = &vga_con;
 538 #elif defined(CONFIG_DUMMY_CONSOLE)
 539         conswitchp = &dummy_con;
 540 #endif
 541 #endif
 542
 543         /* do this before identify_cpu for boot cpu */
 544         check_enable_amd_mmconf_dmi();
 545 }
 546
 547 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 548 {
 549         unsigned int *v;
 550
 551         if (c->extended_cpuid_level < 0x80000004)
 552                 return 0;
 553
 554         v = (unsigned int *) c->x86_model_id;
 555         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 556         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 557         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 558         c->x86_model_id[48] = 0;
 559         return 1;
 560 }
 561
 562
 563 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 564 {
 565         unsigned int n, dummy, eax, ebx, ecx, edx;
 566
 567         n = c->extended_cpuid_level;
 568
 569         if (n >= 0x80000005) {
 570                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 571                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 572                        "D cache %dK (%d bytes/line)\n",
 573                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 574                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 575                 /* On K8 L1 TLB is inclusive, so don't count it */
 576                 c->x86_tlbsize = 0;
 577         }
 578
 579         if (n >= 0x80000006) {
 580                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 581                 ecx = cpuid_ecx(0x80000006);
 582                 c->x86_cache_size = ecx >> 16;
 583                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 584
 585                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 586                 c->x86_cache_size, ecx & 0xFF);
 587         }
 588         if (n >= 0x80000008) {
 589                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
 590                 c->x86_virt_bits = (eax >> 8) & 0xff;
 591                 c->x86_phys_bits = eax & 0xff;
 592         }
 593 }
 594
 595 #ifdef CONFIG_NUMA
 596 static int __cpuinit nearby_node(int apicid)
 597 {
 598         int i, node;
 599
 600         for (i = apicid - 1; i >= 0; i--) {
 601                 node = apicid_to_node[i];
 602                 if (node != NUMA_NO_NODE && node_online(node))
 603                         return node;
 604         }
 605         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
 606                 node = apicid_to_node[i];
 607                 if (node != NUMA_NO_NODE && node_online(node))
 608                         return node;
 609         }
 610         return first_node(node_online_map); /* Shouldn't happen */
 611 }
 612 #endif
 613
 614 /*
 615  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
 616  * Assumes number of cores is a power of two.
 617  */
 618 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
 619 {
 620 #ifdef CONFIG_SMP
 621         unsigned bits;
 622 #ifdef CONFIG_NUMA
 623         int cpu = smp_processor_id();
 624         int node = 0;
 625         unsigned apicid = hard_smp_processor_id();
 626 #endif
 627         bits = c->x86_coreid_bits;
 628
 629         /* Low order bits define the core id (index of core in socket) */
 630         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
 631         /* Convert the initial APIC ID into the socket ID */
 632         c->phys_proc_id = c->initial_apicid >> bits;
 633
 634 #ifdef CONFIG_NUMA
 635         node = c->phys_proc_id;
 636         if (apicid_to_node[apicid] != NUMA_NO_NODE)
 637                 node = apicid_to_node[apicid];
 638         if (!node_online(node)) {
 639                 /* Two possibilities here:
 640                    - The CPU is missing memory and no node was created.
 641                    In that case try picking one from a nearby CPU
 642                    - The APIC IDs differ from the HyperTransport node IDs
 643                    which the K8 northbridge parsing fills in.
 644                    Assume they are all increased by a constant offset,
 645                    but in the same order as the HT nodeids.
 646                    If that doesn't result in a usable node fall back to the
 647                    path for the previous case.  */
 648
 649                 int ht_nodeid = c->initial_apicid;
 650
 651                 if (ht_nodeid >= 0 &&
 652                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
 653                         node = apicid_to_node[ht_nodeid];
 654                 /* Pick a nearby node */
 655                 if (!node_online(node))
 656                         node = nearby_node(apicid);
 657         }
 658         numa_set_node(cpu, node);
 659
 660         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 661 #endif
 662 #endif
 663 }
 664
 665 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
 666 {
 667 #ifdef CONFIG_SMP
 668         unsigned bits, ecx;
 669
 670         /* Multi core CPU? */
 671         if (c->extended_cpuid_level < 0x80000008)
 672                 return;
 673
 674         ecx = cpuid_ecx(0x80000008);
 675
 676         c->x86_max_cores = (ecx & 0xff) + 1;
 677
 678         /* CPU telling us the core id bits shift? */
 679         bits = (ecx >> 12) & 0xF;
 680
 681         /* Otherwise recompute */
 682         if (bits == 0) {
 683                 while ((1 << bits) < c->x86_max_cores)
 684                         bits++;
 685         }
 686
 687         c->x86_coreid_bits = bits;
 688
 689 #endif
 690 }
 691
 692 #define ENABLE_C1E_MASK         0x18000000
 693 #define CPUID_PROCESSOR_SIGNATURE       1
 694 #define CPUID_XFAM              0x0ff00000
 695 #define CPUID_XFAM_K8           0x00000000
 696 #define CPUID_XFAM_10H          0x00100000
 697 #define CPUID_XFAM_11H          0x00200000
 698 #define CPUID_XMOD              0x000f0000
 699 #define CPUID_XMOD_REV_F        0x00040000
 700
 701 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
 702 static __cpuinit int amd_apic_timer_broken(void)
 703 {
 704         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
 705
 706         switch (eax & CPUID_XFAM) {
 707         case CPUID_XFAM_K8:
 708                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
 709                         break;
 710         case CPUID_XFAM_10H:
 711         case CPUID_XFAM_11H:
 712                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
 713                 if (lo & ENABLE_C1E_MASK)
 714                         return 1;
 715                 break;
 716         default:
 717                 /* err on the side of caution */
 718                 return 1;
 719         }
 720         return 0;
 721 }
 722
 723 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
 724 {
 725         early_init_amd_mc(c);
 726
 727         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
 728         if (c->x86_power & (1<<8))
 729                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 730 }
 731
 732 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
 733 {
 734         unsigned level;
 735
 736 #ifdef CONFIG_SMP
 737         unsigned long value;
 738
 739         /*
 740          * Disable TLB flush filter by setting HWCR.FFDIS on K8
 741          * bit 6 of msr C001_0015
 742          *
 743          * Errata 63 for SH-B3 steppings
 744          * Errata 122 for all steppings (F+ have it disabled by default)
 745          */
 746         if (c->x86 == 15) {
 747                 rdmsrl(MSR_K8_HWCR, value);
 748                 value |= 1 << 6;
 749                 wrmsrl(MSR_K8_HWCR, value);
 750         }
 751 #endif
 752
 753         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
 754            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
 755         clear_cpu_cap(c, 0*32+31);
 756
 757         /* On C+ stepping K8 rep microcode works well for copy/memset */
 758         level = cpuid_eax(1);
 759         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
 760                              level >= 0x0f58))
 761                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 762         if (c->x86 == 0x10 || c->x86 == 0x11)
 763                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 764
 765         /* Enable workaround for FXSAVE leak */
 766         if (c->x86 >= 6)
 767                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
 768
 769         level = get_model_name(c);
 770         if (!level) {
 771                 switch (c->x86) {
 772                 case 15:
 773                         /* Should distinguish Models here, but this is only
 774                            a fallback anyways. */
 775                         strcpy(c->x86_model_id, "Hammer");
 776                         break;
 777                 }
 778         }
 779         display_cacheinfo(c);
 780
 781         /* Multi core CPU? */
 782         if (c->extended_cpuid_level >= 0x80000008)
 783                 amd_detect_cmp(c);
 784
 785         if (c->extended_cpuid_level >= 0x80000006 &&
 786                 (cpuid_edx(0x80000006) & 0xf000))
 787                 num_cache_leaves = 4;
 788         else
 789                 num_cache_leaves = 3;
 790
 791         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
 792                 set_cpu_cap(c, X86_FEATURE_K8);
 793
 794         /* MFENCE stops RDTSC speculation */
 795         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
 796
 797         if (c->x86 == 0x10)
 798                 fam10h_check_enable_mmcfg();
 799
 800         if (amd_apic_timer_broken())
 801                 disable_apic_timer = 1;
 802
 803         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
 804                 unsigned long long tseg;
 805
 806                 /*
 807                  * Split up direct mapping around the TSEG SMM area.
 808                  * Don't do it for gbpages because there seems very little
 809                  * benefit in doing so.
 810                  */
 811                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
 812                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
 813                         set_memory_4k((unsigned long)__va(tseg), 1);
 814         }
 815 }
 816
 817 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 818 {
 819 #ifdef CONFIG_SMP
 820         u32 eax, ebx, ecx, edx;
 821         int index_msb, core_bits;
 822
 823         cpuid(1, &eax, &ebx, &ecx, &edx);
 824
 825
 826         if (!cpu_has(c, X86_FEATURE_HT))
 827                 return;
 828         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 829                 goto out;
 830
 831         smp_num_siblings = (ebx & 0xff0000) >> 16;
 832
 833         if (smp_num_siblings == 1) {
 834                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 835         } else if (smp_num_siblings > 1) {
 836
 837                 if (smp_num_siblings > NR_CPUS) {
 838                         printk(KERN_WARNING "CPU: Unsupported number of "
 839                                "siblings %d", smp_num_siblings);
 840                         smp_num_siblings = 1;
 841                         return;
 842                 }
 843
 844                 index_msb = get_count_order(smp_num_siblings);
 845                 c->phys_proc_id = phys_pkg_id(index_msb);
 846
 847                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 848
 849                 index_msb = get_count_order(smp_num_siblings);
 850
 851                 core_bits = get_count_order(c->x86_max_cores);
 852
 853                 c->cpu_core_id = phys_pkg_id(index_msb) &
 854                                                ((1 << core_bits) - 1);
 855         }
 856 out:
 857         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 858                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 859                        c->phys_proc_id);
 860                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 861                        c->cpu_core_id);
 862         }
 863
 864 #endif
 865 }
 866
 867 /*
 868  * find out the number of processor cores on the die
 869  */
 870 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
 871 {
 872         unsigned int eax, t;
 873
 874         if (c->cpuid_level < 4)
 875                 return 1;
 876
 877         cpuid_count(4, 0, &eax, &t, &t, &t);
 878
 879         if (eax & 0x1f)
 880                 return ((eax >> 26) + 1);
 881         else
 882                 return 1;
 883 }
 884
 885 static void __cpuinit srat_detect_node(void)
 886 {
 887 #ifdef CONFIG_NUMA
 888         unsigned node;
 889         int cpu = smp_processor_id();
 890         int apicid = hard_smp_processor_id();
 891
 892         /* Don't do the funky fallback heuristics the AMD version employs
 893            for now. */
 894         node = apicid_to_node[apicid];
 895         if (node == NUMA_NO_NODE || !node_online(node))
 896                 node = first_node(node_online_map);
 897         numa_set_node(cpu, node);
 898
 899         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 900 #endif
 901 }
 902
 903 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
 904 {
 905         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
 906             (c->x86 == 0x6 && c->x86_model >= 0x0e))
 907                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 908 }
 909
 910 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
 911 {
 912         /* Cache sizes */
 913         unsigned n;
 914
 915         init_intel_cacheinfo(c);
 916         if (c->cpuid_level > 9) {
 917                 unsigned eax = cpuid_eax(10);
 918                 /* Check for version and the number of counters */
 919                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
 920                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
 921         }
 922
 923         if (cpu_has_ds) {
 924                 unsigned int l1, l2;
 925                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
 926                 if (!(l1 & (1<<11)))
 927                         set_cpu_cap(c, X86_FEATURE_BTS);
 928                 if (!(l1 & (1<<12)))
 929                         set_cpu_cap(c, X86_FEATURE_PEBS);
 930         }
 931
 932
 933         if (cpu_has_bts)
 934                 ds_init_intel(c);
 935
 936         n = c->extended_cpuid_level;
 937         if (n >= 0x80000008) {
 938                 unsigned eax = cpuid_eax(0x80000008);
 939                 c->x86_virt_bits = (eax >> 8) & 0xff;
 940                 c->x86_phys_bits = eax & 0xff;
 941                 /* CPUID workaround for Intel 0F34 CPU */
 942                 if (c->x86_vendor == X86_VENDOR_INTEL &&
 943                     c->x86 == 0xF && c->x86_model == 0x3 &&
 944                     c->x86_mask == 0x4)
 945                         c->x86_phys_bits = 36;
 946         }
 947
 948         if (c->x86 == 15)
 949                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 950         if (c->x86 == 6)
 951                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 952         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 953         c->x86_max_cores = intel_num_cpu_cores(c);
 954
 955         srat_detect_node();
 956 }
 957
 958 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
 959 {
 960         if (c->x86 == 0x6 && c->x86_model >= 0xf)
 961                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 962 }
 963
 964 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
 965 {
 966         /* Cache sizes */
 967         unsigned n;
 968
 969         n = c->extended_cpuid_level;
 970         if (n >= 0x80000008) {
 971                 unsigned eax = cpuid_eax(0x80000008);
 972                 c->x86_virt_bits = (eax >> 8) & 0xff;
 973                 c->x86_phys_bits = eax & 0xff;
 974         }
 975
 976         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
 977                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 978                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 979                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 980         }
 981         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 982 }
 983
 984 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 985 {
 986         char *v = c->x86_vendor_id;
 987
 988         if (!strcmp(v, "AuthenticAMD"))
 989                 c->x86_vendor = X86_VENDOR_AMD;
 990         else if (!strcmp(v, "GenuineIntel"))
 991                 c->x86_vendor = X86_VENDOR_INTEL;
 992         else if (!strcmp(v, "CentaurHauls"))
 993                 c->x86_vendor = X86_VENDOR_CENTAUR;
 994         else
 995                 c->x86_vendor = X86_VENDOR_UNKNOWN;
 996 }
 997
 998 /* Do some early cpuid on the boot CPU to get some parameter that are
 999    needed before check_bugs. Everything advanced is in identify_cpu
1000    below. */
1001 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
1002 {
1003         u32 tfms, xlvl;
1004
1005         c->loops_per_jiffy = loops_per_jiffy;
1006         c->x86_cache_size = -1;
1007         c->x86_vendor = X86_VENDOR_UNKNOWN;
1008         c->x86_model = c->x86_mask = 0; /* So far unknown... */
1009         c->x86_vendor_id[0] = '\0'; /* Unset */
1010         c->x86_model_id[0] = '\0';  /* Unset */
1011         c->x86_clflush_size = 64;
1012         c->x86_cache_alignment = c->x86_clflush_size;
1013         c->x86_max_cores = 1;
1014         c->x86_coreid_bits = 0;
1015         c->extended_cpuid_level = 0;
1016         memset(&c->x86_capability, 0, sizeof c->x86_capability);
1017
1018         /* Get vendor name */
1019         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
1020               (unsigned int *)&c->x86_vendor_id[0],
1021               (unsigned int *)&c->x86_vendor_id[8],
1022               (unsigned int *)&c->x86_vendor_id[4]);
1023
1024         get_cpu_vendor(c);
1025
1026         /* Initialize the standard set of capabilities */
1027         /* Note that the vendor-specific code below might override */
1028
1029         /* Intel-defined flags: level 0x00000001 */
1030         if (c->cpuid_level >= 0x00000001) {
1031                 __u32 misc;
1032                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
1033                       &c->x86_capability[0]);
1034                 c->x86 = (tfms >> 8) & 0xf;
1035                 c->x86_model = (tfms >> 4) & 0xf;
1036                 c->x86_mask = tfms & 0xf;
1037                 if (c->x86 == 0xf)
1038                         c->x86 += (tfms >> 20) & 0xff;
1039                 if (c->x86 >= 0x6)
1040                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
1041                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
1042                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
1043         } else {
1044                 /* Have CPUID level 0 only - unheard of */
1045                 c->x86 = 4;
1046         }
1047
1048         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
1049 #ifdef CONFIG_SMP
1050         c->phys_proc_id = c->initial_apicid;
1051 #endif
1052         /* AMD-defined flags: level 0x80000001 */
1053         xlvl = cpuid_eax(0x80000000);
1054         c->extended_cpuid_level = xlvl;
1055         if ((xlvl & 0xffff0000) == 0x80000000) {
1056                 if (xlvl >= 0x80000001) {
1057                         c->x86_capability[1] = cpuid_edx(0x80000001);
1058                         c->x86_capability[6] = cpuid_ecx(0x80000001);
1059                 }
1060                 if (xlvl >= 0x80000004)
1061                         get_model_name(c); /* Default name */
1062         }
1063
1064         /* Transmeta-defined flags: level 0x80860001 */
1065         xlvl = cpuid_eax(0x80860000);
1066         if ((xlvl & 0xffff0000) == 0x80860000) {
1067                 /* Don't set x86_cpuid_level here for now to not confuse. */
1068                 if (xlvl >= 0x80860001)
1069                         c->x86_capability[2] = cpuid_edx(0x80860001);
1070         }
1071
1072         c->extended_cpuid_level = cpuid_eax(0x80000000);
1073         if (c->extended_cpuid_level >= 0x80000007)
1074                 c->x86_power = cpuid_edx(0x80000007);
1075
1076         switch (c->x86_vendor) {
1077         case X86_VENDOR_AMD:
1078                 early_init_amd(c);
1079                 break;
1080         case X86_VENDOR_INTEL:
1081                 early_init_intel(c);
1082                 break;
1083         case X86_VENDOR_CENTAUR:
1084                 early_init_centaur(c);
1085                 break;
1086         }
1087
1088         validate_pat_support(c);
1089 }
1090
1091 /*
1092  * This does the hard work of actually picking apart the CPU stuff...
1093  */
1094 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1095 {
1096         int i;
1097
1098         early_identify_cpu(c);
1099
1100         init_scattered_cpuid_features(c);
1101
1102         c->apicid = phys_pkg_id(0);
1103
1104         /*
1105          * Vendor-specific initialization.  In this section we
1106          * canonicalize the feature flags, meaning if there are
1107          * features a certain CPU supports which CPUID doesn't
1108          * tell us, CPUID claiming incorrect flags, or other bugs,
1109          * we handle them here.
1110          *
1111          * At the end of this section, c->x86_capability better
1112          * indicate the features this CPU genuinely supports!
1113          */
1114         switch (c->x86_vendor) {
1115         case X86_VENDOR_AMD:
1116                 init_amd(c);
1117                 break;
1118
1119         case X86_VENDOR_INTEL:
1120                 init_intel(c);
1121                 break;
1122
1123         case X86_VENDOR_CENTAUR:
1124                 init_centaur(c);
1125                 break;
1126
1127         case X86_VENDOR_UNKNOWN:
1128         default:
1129                 display_cacheinfo(c);
1130                 break;
1131         }
1132
1133         detect_ht(c);
1134
1135         /*
1136          * On SMP, boot_cpu_data holds the common feature set between
1137          * all CPUs; so make sure that we indicate which features are
1138          * common between the CPUs.  The first time this routine gets
1139          * executed, c == &boot_cpu_data.
1140          */
1141         if (c != &boot_cpu_data) {
1142                 /* AND the already accumulated flags with these */
1143                 for (i = 0; i < NCAPINTS; i++)
1144                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1145         }
1146
1147         /* Clear all flags overriden by options */
1148         for (i = 0; i < NCAPINTS; i++)
1149                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1150
1151 #ifdef CONFIG_X86_MCE
1152         mcheck_init(c);
1153 #endif
1154         select_idle_routine(c);
1155
1156 #ifdef CONFIG_NUMA
1157         numa_add_cpu(smp_processor_id());
1158 #endif
1159
1160 }
1161
1162 void __cpuinit identify_boot_cpu(void)
1163 {
1164         identify_cpu(&boot_cpu_data);
1165 }
1166
1167 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1168 {
1169         BUG_ON(c == &boot_cpu_data);
1170         identify_cpu(c);
1171         mtrr_ap_init();
1172 }
1173
1174 static __init int setup_noclflush(char *arg)
1175 {
1176         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1177         return 1;
1178 }
1179 __setup("noclflush", setup_noclflush);
1180
1181 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1182 {
1183         if (c->x86_model_id[0])
1184                 printk(KERN_CONT "%s", c->x86_model_id);
1185
1186         if (c->x86_mask || c->cpuid_level >= 0)
1187                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1188         else
1189                 printk(KERN_CONT "\n");
1190 }
1191
1192 static __init int setup_disablecpuid(char *arg)
1193 {
1194         int bit;
1195         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1196                 setup_clear_cpu_cap(bit);
1197         else
1198                 return 0;
1199         return 1;
1200 }
1201 __setup("clearcpuid=", setup_disablecpuid);