]> err.no Git - linux-2.6/blob - arch/x86/kernel/setup_64.c
x86: use reserve_bootmem_generic() to reserve crashkernel memory on x86_64
[linux-2.6] / arch / x86 / kernel / setup_64.c
1 /*
2  *  Copyright (C) 1995  Linus Torvalds
3  */
4
5 /*
6  * This file handles the architecture-dependent parts of initialization
7  */
8
9 #include <linux/errno.h>
10 #include <linux/sched.h>
11 #include <linux/kernel.h>
12 #include <linux/mm.h>
13 #include <linux/stddef.h>
14 #include <linux/unistd.h>
15 #include <linux/ptrace.h>
16 #include <linux/slab.h>
17 #include <linux/user.h>
18 #include <linux/screen_info.h>
19 #include <linux/ioport.h>
20 #include <linux/delay.h>
21 #include <linux/init.h>
22 #include <linux/initrd.h>
23 #include <linux/highmem.h>
24 #include <linux/bootmem.h>
25 #include <linux/module.h>
26 #include <asm/processor.h>
27 #include <linux/console.h>
28 #include <linux/seq_file.h>
29 #include <linux/crash_dump.h>
30 #include <linux/root_dev.h>
31 #include <linux/pci.h>
32 #include <asm/pci-direct.h>
33 #include <linux/efi.h>
34 #include <linux/acpi.h>
35 #include <linux/kallsyms.h>
36 #include <linux/edd.h>
37 #include <linux/iscsi_ibft.h>
38 #include <linux/mmzone.h>
39 #include <linux/kexec.h>
40 #include <linux/cpufreq.h>
41 #include <linux/dmi.h>
42 #include <linux/dma-mapping.h>
43 #include <linux/ctype.h>
44 #include <linux/sort.h>
45 #include <linux/uaccess.h>
46 #include <linux/init_ohci1394_dma.h>
47 #include <linux/kvm_para.h>
48
49 #include <asm/mtrr.h>
50 #include <asm/uaccess.h>
51 #include <asm/system.h>
52 #include <asm/vsyscall.h>
53 #include <asm/io.h>
54 #include <asm/smp.h>
55 #include <asm/msr.h>
56 #include <asm/desc.h>
57 #include <video/edid.h>
58 #include <asm/e820.h>
59 #include <asm/mpspec.h>
60 #include <asm/dma.h>
61 #include <asm/gart.h>
62 #include <asm/mpspec.h>
63 #include <asm/mmu_context.h>
64 #include <asm/proto.h>
65 #include <asm/setup.h>
66 #include <asm/numa.h>
67 #include <asm/sections.h>
68 #include <asm/dmi.h>
69 #include <asm/cacheflush.h>
70 #include <asm/mce.h>
71 #include <asm/ds.h>
72 #include <asm/topology.h>
73 #include <asm/trampoline.h>
74 #include <asm/pat.h>
75
76 #include <mach_apic.h>
77 #ifdef CONFIG_PARAVIRT
78 #include <asm/paravirt.h>
79 #else
80 #define ARCH_SETUP
81 #endif
82
83 /*
84  * Machine setup..
85  */
86
87 struct cpuinfo_x86 boot_cpu_data __read_mostly;
88 EXPORT_SYMBOL(boot_cpu_data);
89
90 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
91
92 unsigned long mmu_cr4_features;
93
94 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
95 int bootloader_type;
96
97 unsigned long saved_video_mode;
98
99 int force_mwait __cpuinitdata;
100
101 /*
102  * Early DMI memory
103  */
104 int dmi_alloc_index;
105 char dmi_alloc_data[DMI_MAX_DATA];
106
107 /*
108  * Setup options
109  */
110 struct screen_info screen_info;
111 EXPORT_SYMBOL(screen_info);
112 struct sys_desc_table_struct {
113         unsigned short length;
114         unsigned char table[0];
115 };
116
117 struct edid_info edid_info;
118 EXPORT_SYMBOL_GPL(edid_info);
119
120 extern int root_mountflags;
121
122 char __initdata command_line[COMMAND_LINE_SIZE];
123
124 static struct resource standard_io_resources[] = {
125         { .name = "dma1", .start = 0x00, .end = 0x1f,
126                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
127         { .name = "pic1", .start = 0x20, .end = 0x21,
128                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
129         { .name = "timer0", .start = 0x40, .end = 0x43,
130                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
131         { .name = "timer1", .start = 0x50, .end = 0x53,
132                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
133         { .name = "keyboard", .start = 0x60, .end = 0x60,
134                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
135         { .name = "keyboard", .start = 0x64, .end = 0x64,
136                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
137         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
138                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
139         { .name = "pic2", .start = 0xa0, .end = 0xa1,
140                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
141         { .name = "dma2", .start = 0xc0, .end = 0xdf,
142                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
143         { .name = "fpu", .start = 0xf0, .end = 0xff,
144                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
145 };
146
147 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
148
149 static struct resource data_resource = {
150         .name = "Kernel data",
151         .start = 0,
152         .end = 0,
153         .flags = IORESOURCE_RAM,
154 };
155 static struct resource code_resource = {
156         .name = "Kernel code",
157         .start = 0,
158         .end = 0,
159         .flags = IORESOURCE_RAM,
160 };
161 static struct resource bss_resource = {
162         .name = "Kernel bss",
163         .start = 0,
164         .end = 0,
165         .flags = IORESOURCE_RAM,
166 };
167
168 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
169
170 #ifdef CONFIG_PROC_VMCORE
171 /* elfcorehdr= specifies the location of elf core header
172  * stored by the crashed kernel. This option will be passed
173  * by kexec loader to the capture kernel.
174  */
175 static int __init setup_elfcorehdr(char *arg)
176 {
177         char *end;
178         if (!arg)
179                 return -EINVAL;
180         elfcorehdr_addr = memparse(arg, &end);
181         return end > arg ? 0 : -EINVAL;
182 }
183 early_param("elfcorehdr", setup_elfcorehdr);
184 #endif
185
186 #ifndef CONFIG_NUMA
187 static void __init
188 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
189 {
190         unsigned long bootmap_size, bootmap;
191
192         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
193         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
194                                  PAGE_SIZE);
195         if (bootmap == -1L)
196                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
197         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
198         e820_register_active_regions(0, start_pfn, end_pfn);
199         free_bootmem_with_active_regions(0, end_pfn);
200         early_res_to_bootmem(0, end_pfn<<PAGE_SHIFT);
201         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
202 }
203 #endif
204
205 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
206 struct edd edd;
207 #ifdef CONFIG_EDD_MODULE
208 EXPORT_SYMBOL(edd);
209 #endif
210 /**
211  * copy_edd() - Copy the BIOS EDD information
212  *              from boot_params into a safe place.
213  *
214  */
215 static inline void copy_edd(void)
216 {
217      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
218             sizeof(edd.mbr_signature));
219      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
220      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
221      edd.edd_info_nr = boot_params.eddbuf_entries;
222 }
223 #else
224 static inline void copy_edd(void)
225 {
226 }
227 #endif
228
229 #ifdef CONFIG_KEXEC
230 static void __init reserve_crashkernel(void)
231 {
232         unsigned long long total_mem;
233         unsigned long long crash_size, crash_base;
234         int ret;
235
236         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
237
238         ret = parse_crashkernel(boot_command_line, total_mem,
239                         &crash_size, &crash_base);
240         if (ret == 0 && crash_size) {
241                 if (crash_base <= 0) {
242                         printk(KERN_INFO "crashkernel reservation failed - "
243                                         "you have to specify a base address\n");
244                         return;
245                 }
246
247                 if (reserve_bootmem_generic(crash_base, crash_size,
248                                         BOOTMEM_EXCLUSIVE) < 0) {
249                         printk(KERN_INFO "crashkernel reservation failed - "
250                                         "memory is in use\n");
251                         return;
252                 }
253
254                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
255                                 "for crashkernel (System RAM: %ldMB)\n",
256                                 (unsigned long)(crash_size >> 20),
257                                 (unsigned long)(crash_base >> 20),
258                                 (unsigned long)(total_mem >> 20));
259                 crashk_res.start = crash_base;
260                 crashk_res.end   = crash_base + crash_size - 1;
261                 insert_resource(&iomem_resource, &crashk_res);
262         }
263 }
264 #else
265 static inline void __init reserve_crashkernel(void)
266 {}
267 #endif
268
269 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
270 void __attribute__((weak)) __init memory_setup(void)
271 {
272        machine_specific_memory_setup();
273 }
274
275 #ifdef CONFIG_PCI_MMCONFIG
276 extern void __cpuinit fam10h_check_enable_mmcfg(void);
277 extern void __init check_enable_amd_mmconf_dmi(void);
278 #else
279 void __cpuinit fam10h_check_enable_mmcfg(void)
280 {
281 }
282 void __init check_enable_amd_mmconf_dmi(void)
283 {
284 }
285 #endif
286
287 /*
288  * setup_arch - architecture-specific boot-time initializations
289  *
290  * Note: On x86_64, fixmaps are ready for use even before this is called.
291  */
292 void __init setup_arch(char **cmdline_p)
293 {
294         unsigned i;
295
296         printk(KERN_INFO "Command line: %s\n", boot_command_line);
297
298         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
299         screen_info = boot_params.screen_info;
300         edid_info = boot_params.edid_info;
301         saved_video_mode = boot_params.hdr.vid_mode;
302         bootloader_type = boot_params.hdr.type_of_loader;
303
304 #ifdef CONFIG_BLK_DEV_RAM
305         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
306         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
307         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
308 #endif
309 #ifdef CONFIG_EFI
310         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
311                      "EL64", 4)) {
312                 efi_enabled = 1;
313                 efi_reserve_early();
314         }
315 #endif
316
317         ARCH_SETUP
318
319         memory_setup();
320         copy_edd();
321
322         if (!boot_params.hdr.root_flags)
323                 root_mountflags &= ~MS_RDONLY;
324         init_mm.start_code = (unsigned long) &_text;
325         init_mm.end_code = (unsigned long) &_etext;
326         init_mm.end_data = (unsigned long) &_edata;
327         init_mm.brk = (unsigned long) &_end;
328
329         code_resource.start = virt_to_phys(&_text);
330         code_resource.end = virt_to_phys(&_etext)-1;
331         data_resource.start = virt_to_phys(&_etext);
332         data_resource.end = virt_to_phys(&_edata)-1;
333         bss_resource.start = virt_to_phys(&__bss_start);
334         bss_resource.end = virt_to_phys(&__bss_stop)-1;
335
336         early_identify_cpu(&boot_cpu_data);
337
338         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
339         *cmdline_p = command_line;
340
341         parse_setup_data();
342
343         parse_early_param();
344
345 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
346         if (init_ohci1394_dma_early)
347                 init_ohci1394_dma_on_all_controllers();
348 #endif
349
350         finish_e820_parsing();
351
352         /* after parse_early_param, so could debug it */
353         insert_resource(&iomem_resource, &code_resource);
354         insert_resource(&iomem_resource, &data_resource);
355         insert_resource(&iomem_resource, &bss_resource);
356
357         early_gart_iommu_check();
358
359         e820_register_active_regions(0, 0, -1UL);
360         /*
361          * partially used pages are not usable - thus
362          * we are rounding upwards:
363          */
364         end_pfn = e820_end_of_ram();
365
366         /* pre allocte 4k for mptable mpc */
367         early_reserve_e820_mpc_new();
368         /* update e820 for memory not covered by WB MTRRs */
369         mtrr_bp_init();
370         if (mtrr_trim_uncached_memory(end_pfn)) {
371                 remove_all_active_ranges();
372                 e820_register_active_regions(0, 0, -1UL);
373                 end_pfn = e820_end_of_ram();
374         }
375
376         num_physpages = end_pfn;
377
378         check_efer();
379
380         max_pfn_mapped = init_memory_mapping(0, (end_pfn << PAGE_SHIFT));
381         if (efi_enabled)
382                 efi_init();
383
384         vsmp_init();
385
386         dmi_scan_machine();
387
388         io_delay_init();
389
390 #ifdef CONFIG_KVM_CLOCK
391         kvmclock_init();
392 #endif
393
394 #ifdef CONFIG_SMP
395         /* setup to use the early static init tables during kernel startup */
396         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
397         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
398 #ifdef CONFIG_NUMA
399         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
400 #endif
401 #endif
402
403 #ifdef CONFIG_ACPI
404         /*
405          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
406          * Call this early for SRAT node setup.
407          */
408         acpi_boot_table_init();
409 #endif
410
411         /* How many end-of-memory variables you have, grandma! */
412         max_low_pfn = end_pfn;
413         max_pfn = end_pfn;
414         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
415
416         /* Remove active ranges so rediscovery with NUMA-awareness happens */
417         remove_all_active_ranges();
418
419 #ifdef CONFIG_ACPI_NUMA
420         /*
421          * Parse SRAT to discover nodes.
422          */
423         acpi_numa_init();
424 #endif
425
426 #ifdef CONFIG_NUMA
427         numa_initmem_init(0, end_pfn);
428 #else
429         contig_initmem_init(0, end_pfn);
430 #endif
431
432         dma32_reserve_bootmem();
433
434 #ifdef CONFIG_ACPI_SLEEP
435         /*
436          * Reserve low memory region for sleep support.
437          */
438        acpi_reserve_bootmem();
439 #endif
440
441 #ifdef CONFIG_X86_MPPARSE
442        /*
443         * Find and reserve possible boot-time SMP configuration:
444         */
445         find_smp_config();
446 #endif
447 #ifdef CONFIG_BLK_DEV_INITRD
448         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
449                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
450                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
451                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
452                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
453
454                 if (ramdisk_end <= end_of_mem) {
455                         /*
456                          * don't need to reserve again, already reserved early
457                          * in x86_64_start_kernel, and early_res_to_bootmem
458                          * convert that to reserved in bootmem
459                          */
460                         initrd_start = ramdisk_image + PAGE_OFFSET;
461                         initrd_end = initrd_start+ramdisk_size;
462                 } else {
463                         free_bootmem(ramdisk_image, ramdisk_size);
464                         printk(KERN_ERR "initrd extends beyond end of memory "
465                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
466                                ramdisk_end, end_of_mem);
467                         initrd_start = 0;
468                 }
469         }
470 #endif
471         reserve_crashkernel();
472
473         reserve_ibft_region();
474
475         paging_init();
476         map_vsyscall();
477
478         early_quirks();
479
480 #ifdef CONFIG_ACPI
481         /*
482          * Read APIC and some other early information from ACPI tables.
483          */
484         acpi_boot_init();
485 #endif
486
487         init_cpu_to_node();
488
489 #ifdef CONFIG_X86_MPPARSE
490         /*
491          * get boot-time SMP configuration:
492          */
493         if (smp_found_config)
494                 get_smp_config();
495 #endif
496         init_apic_mappings();
497         ioapic_init_mappings();
498
499         kvm_guest_init();
500
501         /*
502          * We trust e820 completely. No explicit ROM probing in memory.
503          */
504         e820_reserve_resources();
505         e820_mark_nosave_regions(end_pfn);
506
507         /* request I/O space for devices used on all i[345]86 PCs */
508         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
509                 request_resource(&ioport_resource, &standard_io_resources[i]);
510
511         e820_setup_gap();
512
513 #ifdef CONFIG_VT
514 #if defined(CONFIG_VGA_CONSOLE)
515         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
516                 conswitchp = &vga_con;
517 #elif defined(CONFIG_DUMMY_CONSOLE)
518         conswitchp = &dummy_con;
519 #endif
520 #endif
521
522         /* do this before identify_cpu for boot cpu */
523         check_enable_amd_mmconf_dmi();
524 }
525
526 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
527 {
528         unsigned int *v;
529
530         if (c->extended_cpuid_level < 0x80000004)
531                 return 0;
532
533         v = (unsigned int *) c->x86_model_id;
534         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
535         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
536         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
537         c->x86_model_id[48] = 0;
538         return 1;
539 }
540
541
542 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
543 {
544         unsigned int n, dummy, eax, ebx, ecx, edx;
545
546         n = c->extended_cpuid_level;
547
548         if (n >= 0x80000005) {
549                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
550                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
551                        "D cache %dK (%d bytes/line)\n",
552                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
553                 c->x86_cache_size = (ecx>>24) + (edx>>24);
554                 /* On K8 L1 TLB is inclusive, so don't count it */
555                 c->x86_tlbsize = 0;
556         }
557
558         if (n >= 0x80000006) {
559                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
560                 ecx = cpuid_ecx(0x80000006);
561                 c->x86_cache_size = ecx >> 16;
562                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
563
564                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
565                 c->x86_cache_size, ecx & 0xFF);
566         }
567         if (n >= 0x80000008) {
568                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
569                 c->x86_virt_bits = (eax >> 8) & 0xff;
570                 c->x86_phys_bits = eax & 0xff;
571         }
572 }
573
574 #ifdef CONFIG_NUMA
575 static int __cpuinit nearby_node(int apicid)
576 {
577         int i, node;
578
579         for (i = apicid - 1; i >= 0; i--) {
580                 node = apicid_to_node[i];
581                 if (node != NUMA_NO_NODE && node_online(node))
582                         return node;
583         }
584         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
585                 node = apicid_to_node[i];
586                 if (node != NUMA_NO_NODE && node_online(node))
587                         return node;
588         }
589         return first_node(node_online_map); /* Shouldn't happen */
590 }
591 #endif
592
593 /*
594  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
595  * Assumes number of cores is a power of two.
596  */
597 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
598 {
599 #ifdef CONFIG_SMP
600         unsigned bits;
601 #ifdef CONFIG_NUMA
602         int cpu = smp_processor_id();
603         int node = 0;
604         unsigned apicid = hard_smp_processor_id();
605 #endif
606         bits = c->x86_coreid_bits;
607
608         /* Low order bits define the core id (index of core in socket) */
609         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
610         /* Convert the initial APIC ID into the socket ID */
611         c->phys_proc_id = c->initial_apicid >> bits;
612
613 #ifdef CONFIG_NUMA
614         node = c->phys_proc_id;
615         if (apicid_to_node[apicid] != NUMA_NO_NODE)
616                 node = apicid_to_node[apicid];
617         if (!node_online(node)) {
618                 /* Two possibilities here:
619                    - The CPU is missing memory and no node was created.
620                    In that case try picking one from a nearby CPU
621                    - The APIC IDs differ from the HyperTransport node IDs
622                    which the K8 northbridge parsing fills in.
623                    Assume they are all increased by a constant offset,
624                    but in the same order as the HT nodeids.
625                    If that doesn't result in a usable node fall back to the
626                    path for the previous case.  */
627
628                 int ht_nodeid = c->initial_apicid;
629
630                 if (ht_nodeid >= 0 &&
631                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
632                         node = apicid_to_node[ht_nodeid];
633                 /* Pick a nearby node */
634                 if (!node_online(node))
635                         node = nearby_node(apicid);
636         }
637         numa_set_node(cpu, node);
638
639         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
640 #endif
641 #endif
642 }
643
644 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
645 {
646 #ifdef CONFIG_SMP
647         unsigned bits, ecx;
648
649         /* Multi core CPU? */
650         if (c->extended_cpuid_level < 0x80000008)
651                 return;
652
653         ecx = cpuid_ecx(0x80000008);
654
655         c->x86_max_cores = (ecx & 0xff) + 1;
656
657         /* CPU telling us the core id bits shift? */
658         bits = (ecx >> 12) & 0xF;
659
660         /* Otherwise recompute */
661         if (bits == 0) {
662                 while ((1 << bits) < c->x86_max_cores)
663                         bits++;
664         }
665
666         c->x86_coreid_bits = bits;
667
668 #endif
669 }
670
671 #define ENABLE_C1E_MASK         0x18000000
672 #define CPUID_PROCESSOR_SIGNATURE       1
673 #define CPUID_XFAM              0x0ff00000
674 #define CPUID_XFAM_K8           0x00000000
675 #define CPUID_XFAM_10H          0x00100000
676 #define CPUID_XFAM_11H          0x00200000
677 #define CPUID_XMOD              0x000f0000
678 #define CPUID_XMOD_REV_F        0x00040000
679
680 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
681 static __cpuinit int amd_apic_timer_broken(void)
682 {
683         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
684
685         switch (eax & CPUID_XFAM) {
686         case CPUID_XFAM_K8:
687                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
688                         break;
689         case CPUID_XFAM_10H:
690         case CPUID_XFAM_11H:
691                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
692                 if (lo & ENABLE_C1E_MASK)
693                         return 1;
694                 break;
695         default:
696                 /* err on the side of caution */
697                 return 1;
698         }
699         return 0;
700 }
701
702 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
703 {
704         early_init_amd_mc(c);
705
706         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
707         if (c->x86_power & (1<<8))
708                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
709 }
710
711 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
712 {
713         unsigned level;
714
715 #ifdef CONFIG_SMP
716         unsigned long value;
717
718         /*
719          * Disable TLB flush filter by setting HWCR.FFDIS on K8
720          * bit 6 of msr C001_0015
721          *
722          * Errata 63 for SH-B3 steppings
723          * Errata 122 for all steppings (F+ have it disabled by default)
724          */
725         if (c->x86 == 15) {
726                 rdmsrl(MSR_K8_HWCR, value);
727                 value |= 1 << 6;
728                 wrmsrl(MSR_K8_HWCR, value);
729         }
730 #endif
731
732         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
733            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
734         clear_cpu_cap(c, 0*32+31);
735
736         /* On C+ stepping K8 rep microcode works well for copy/memset */
737         level = cpuid_eax(1);
738         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
739                              level >= 0x0f58))
740                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
741         if (c->x86 == 0x10 || c->x86 == 0x11)
742                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
743
744         /* Enable workaround for FXSAVE leak */
745         if (c->x86 >= 6)
746                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
747
748         level = get_model_name(c);
749         if (!level) {
750                 switch (c->x86) {
751                 case 15:
752                         /* Should distinguish Models here, but this is only
753                            a fallback anyways. */
754                         strcpy(c->x86_model_id, "Hammer");
755                         break;
756                 }
757         }
758         display_cacheinfo(c);
759
760         /* Multi core CPU? */
761         if (c->extended_cpuid_level >= 0x80000008)
762                 amd_detect_cmp(c);
763
764         if (c->extended_cpuid_level >= 0x80000006 &&
765                 (cpuid_edx(0x80000006) & 0xf000))
766                 num_cache_leaves = 4;
767         else
768                 num_cache_leaves = 3;
769
770         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
771                 set_cpu_cap(c, X86_FEATURE_K8);
772
773         /* MFENCE stops RDTSC speculation */
774         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
775
776         if (c->x86 == 0x10)
777                 fam10h_check_enable_mmcfg();
778
779         if (amd_apic_timer_broken())
780                 disable_apic_timer = 1;
781
782         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
783                 unsigned long long tseg;
784
785                 /*
786                  * Split up direct mapping around the TSEG SMM area.
787                  * Don't do it for gbpages because there seems very little
788                  * benefit in doing so.
789                  */
790                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
791                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
792                         set_memory_4k((unsigned long)__va(tseg), 1);
793         }
794 }
795
796 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
797 {
798 #ifdef CONFIG_SMP
799         u32 eax, ebx, ecx, edx;
800         int index_msb, core_bits;
801
802         cpuid(1, &eax, &ebx, &ecx, &edx);
803
804
805         if (!cpu_has(c, X86_FEATURE_HT))
806                 return;
807         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
808                 goto out;
809
810         smp_num_siblings = (ebx & 0xff0000) >> 16;
811
812         if (smp_num_siblings == 1) {
813                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
814         } else if (smp_num_siblings > 1) {
815
816                 if (smp_num_siblings > NR_CPUS) {
817                         printk(KERN_WARNING "CPU: Unsupported number of "
818                                "siblings %d", smp_num_siblings);
819                         smp_num_siblings = 1;
820                         return;
821                 }
822
823                 index_msb = get_count_order(smp_num_siblings);
824                 c->phys_proc_id = phys_pkg_id(index_msb);
825
826                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
827
828                 index_msb = get_count_order(smp_num_siblings);
829
830                 core_bits = get_count_order(c->x86_max_cores);
831
832                 c->cpu_core_id = phys_pkg_id(index_msb) &
833                                                ((1 << core_bits) - 1);
834         }
835 out:
836         if ((c->x86_max_cores * smp_num_siblings) > 1) {
837                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
838                        c->phys_proc_id);
839                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
840                        c->cpu_core_id);
841         }
842
843 #endif
844 }
845
846 /*
847  * find out the number of processor cores on the die
848  */
849 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
850 {
851         unsigned int eax, t;
852
853         if (c->cpuid_level < 4)
854                 return 1;
855
856         cpuid_count(4, 0, &eax, &t, &t, &t);
857
858         if (eax & 0x1f)
859                 return ((eax >> 26) + 1);
860         else
861                 return 1;
862 }
863
864 static void __cpuinit srat_detect_node(void)
865 {
866 #ifdef CONFIG_NUMA
867         unsigned node;
868         int cpu = smp_processor_id();
869         int apicid = hard_smp_processor_id();
870
871         /* Don't do the funky fallback heuristics the AMD version employs
872            for now. */
873         node = apicid_to_node[apicid];
874         if (node == NUMA_NO_NODE || !node_online(node))
875                 node = first_node(node_online_map);
876         numa_set_node(cpu, node);
877
878         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
879 #endif
880 }
881
882 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
883 {
884         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
885             (c->x86 == 0x6 && c->x86_model >= 0x0e))
886                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
887 }
888
889 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
890 {
891         /* Cache sizes */
892         unsigned n;
893
894         init_intel_cacheinfo(c);
895         if (c->cpuid_level > 9) {
896                 unsigned eax = cpuid_eax(10);
897                 /* Check for version and the number of counters */
898                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
899                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
900         }
901
902         if (cpu_has_ds) {
903                 unsigned int l1, l2;
904                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
905                 if (!(l1 & (1<<11)))
906                         set_cpu_cap(c, X86_FEATURE_BTS);
907                 if (!(l1 & (1<<12)))
908                         set_cpu_cap(c, X86_FEATURE_PEBS);
909         }
910
911
912         if (cpu_has_bts)
913                 ds_init_intel(c);
914
915         n = c->extended_cpuid_level;
916         if (n >= 0x80000008) {
917                 unsigned eax = cpuid_eax(0x80000008);
918                 c->x86_virt_bits = (eax >> 8) & 0xff;
919                 c->x86_phys_bits = eax & 0xff;
920                 /* CPUID workaround for Intel 0F34 CPU */
921                 if (c->x86_vendor == X86_VENDOR_INTEL &&
922                     c->x86 == 0xF && c->x86_model == 0x3 &&
923                     c->x86_mask == 0x4)
924                         c->x86_phys_bits = 36;
925         }
926
927         if (c->x86 == 15)
928                 c->x86_cache_alignment = c->x86_clflush_size * 2;
929         if (c->x86 == 6)
930                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
931         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
932         c->x86_max_cores = intel_num_cpu_cores(c);
933
934         srat_detect_node();
935 }
936
937 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
938 {
939         if (c->x86 == 0x6 && c->x86_model >= 0xf)
940                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
941 }
942
943 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
944 {
945         /* Cache sizes */
946         unsigned n;
947
948         n = c->extended_cpuid_level;
949         if (n >= 0x80000008) {
950                 unsigned eax = cpuid_eax(0x80000008);
951                 c->x86_virt_bits = (eax >> 8) & 0xff;
952                 c->x86_phys_bits = eax & 0xff;
953         }
954
955         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
956                 c->x86_cache_alignment = c->x86_clflush_size * 2;
957                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
958                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
959         }
960         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
961 }
962
963 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
964 {
965         char *v = c->x86_vendor_id;
966
967         if (!strcmp(v, "AuthenticAMD"))
968                 c->x86_vendor = X86_VENDOR_AMD;
969         else if (!strcmp(v, "GenuineIntel"))
970                 c->x86_vendor = X86_VENDOR_INTEL;
971         else if (!strcmp(v, "CentaurHauls"))
972                 c->x86_vendor = X86_VENDOR_CENTAUR;
973         else
974                 c->x86_vendor = X86_VENDOR_UNKNOWN;
975 }
976
977 /* Do some early cpuid on the boot CPU to get some parameter that are
978    needed before check_bugs. Everything advanced is in identify_cpu
979    below. */
980 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
981 {
982         u32 tfms, xlvl;
983
984         c->loops_per_jiffy = loops_per_jiffy;
985         c->x86_cache_size = -1;
986         c->x86_vendor = X86_VENDOR_UNKNOWN;
987         c->x86_model = c->x86_mask = 0; /* So far unknown... */
988         c->x86_vendor_id[0] = '\0'; /* Unset */
989         c->x86_model_id[0] = '\0';  /* Unset */
990         c->x86_clflush_size = 64;
991         c->x86_cache_alignment = c->x86_clflush_size;
992         c->x86_max_cores = 1;
993         c->x86_coreid_bits = 0;
994         c->extended_cpuid_level = 0;
995         memset(&c->x86_capability, 0, sizeof c->x86_capability);
996
997         /* Get vendor name */
998         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
999               (unsigned int *)&c->x86_vendor_id[0],
1000               (unsigned int *)&c->x86_vendor_id[8],
1001               (unsigned int *)&c->x86_vendor_id[4]);
1002
1003         get_cpu_vendor(c);
1004
1005         /* Initialize the standard set of capabilities */
1006         /* Note that the vendor-specific code below might override */
1007
1008         /* Intel-defined flags: level 0x00000001 */
1009         if (c->cpuid_level >= 0x00000001) {
1010                 __u32 misc;
1011                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
1012                       &c->x86_capability[0]);
1013                 c->x86 = (tfms >> 8) & 0xf;
1014                 c->x86_model = (tfms >> 4) & 0xf;
1015                 c->x86_mask = tfms & 0xf;
1016                 if (c->x86 == 0xf)
1017                         c->x86 += (tfms >> 20) & 0xff;
1018                 if (c->x86 >= 0x6)
1019                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
1020                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
1021                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
1022         } else {
1023                 /* Have CPUID level 0 only - unheard of */
1024                 c->x86 = 4;
1025         }
1026
1027         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
1028 #ifdef CONFIG_SMP
1029         c->phys_proc_id = c->initial_apicid;
1030 #endif
1031         /* AMD-defined flags: level 0x80000001 */
1032         xlvl = cpuid_eax(0x80000000);
1033         c->extended_cpuid_level = xlvl;
1034         if ((xlvl & 0xffff0000) == 0x80000000) {
1035                 if (xlvl >= 0x80000001) {
1036                         c->x86_capability[1] = cpuid_edx(0x80000001);
1037                         c->x86_capability[6] = cpuid_ecx(0x80000001);
1038                 }
1039                 if (xlvl >= 0x80000004)
1040                         get_model_name(c); /* Default name */
1041         }
1042
1043         /* Transmeta-defined flags: level 0x80860001 */
1044         xlvl = cpuid_eax(0x80860000);
1045         if ((xlvl & 0xffff0000) == 0x80860000) {
1046                 /* Don't set x86_cpuid_level here for now to not confuse. */
1047                 if (xlvl >= 0x80860001)
1048                         c->x86_capability[2] = cpuid_edx(0x80860001);
1049         }
1050
1051         c->extended_cpuid_level = cpuid_eax(0x80000000);
1052         if (c->extended_cpuid_level >= 0x80000007)
1053                 c->x86_power = cpuid_edx(0x80000007);
1054
1055         switch (c->x86_vendor) {
1056         case X86_VENDOR_AMD:
1057                 early_init_amd(c);
1058                 break;
1059         case X86_VENDOR_INTEL:
1060                 early_init_intel(c);
1061                 break;
1062         case X86_VENDOR_CENTAUR:
1063                 early_init_centaur(c);
1064                 break;
1065         }
1066
1067         validate_pat_support(c);
1068 }
1069
1070 /*
1071  * This does the hard work of actually picking apart the CPU stuff...
1072  */
1073 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1074 {
1075         int i;
1076
1077         early_identify_cpu(c);
1078
1079         init_scattered_cpuid_features(c);
1080
1081         c->apicid = phys_pkg_id(0);
1082
1083         /*
1084          * Vendor-specific initialization.  In this section we
1085          * canonicalize the feature flags, meaning if there are
1086          * features a certain CPU supports which CPUID doesn't
1087          * tell us, CPUID claiming incorrect flags, or other bugs,
1088          * we handle them here.
1089          *
1090          * At the end of this section, c->x86_capability better
1091          * indicate the features this CPU genuinely supports!
1092          */
1093         switch (c->x86_vendor) {
1094         case X86_VENDOR_AMD:
1095                 init_amd(c);
1096                 break;
1097
1098         case X86_VENDOR_INTEL:
1099                 init_intel(c);
1100                 break;
1101
1102         case X86_VENDOR_CENTAUR:
1103                 init_centaur(c);
1104                 break;
1105
1106         case X86_VENDOR_UNKNOWN:
1107         default:
1108                 display_cacheinfo(c);
1109                 break;
1110         }
1111
1112         detect_ht(c);
1113
1114         /*
1115          * On SMP, boot_cpu_data holds the common feature set between
1116          * all CPUs; so make sure that we indicate which features are
1117          * common between the CPUs.  The first time this routine gets
1118          * executed, c == &boot_cpu_data.
1119          */
1120         if (c != &boot_cpu_data) {
1121                 /* AND the already accumulated flags with these */
1122                 for (i = 0; i < NCAPINTS; i++)
1123                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1124         }
1125
1126         /* Clear all flags overriden by options */
1127         for (i = 0; i < NCAPINTS; i++)
1128                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1129
1130 #ifdef CONFIG_X86_MCE
1131         mcheck_init(c);
1132 #endif
1133         select_idle_routine(c);
1134
1135 #ifdef CONFIG_NUMA
1136         numa_add_cpu(smp_processor_id());
1137 #endif
1138
1139 }
1140
1141 void __cpuinit identify_boot_cpu(void)
1142 {
1143         identify_cpu(&boot_cpu_data);
1144 }
1145
1146 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1147 {
1148         BUG_ON(c == &boot_cpu_data);
1149         identify_cpu(c);
1150         mtrr_ap_init();
1151 }
1152
1153 static __init int setup_noclflush(char *arg)
1154 {
1155         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1156         return 1;
1157 }
1158 __setup("noclflush", setup_noclflush);
1159
1160 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1161 {
1162         if (c->x86_model_id[0])
1163                 printk(KERN_CONT "%s", c->x86_model_id);
1164
1165         if (c->x86_mask || c->cpuid_level >= 0)
1166                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1167         else
1168                 printk(KERN_CONT "\n");
1169 }
1170
1171 static __init int setup_disablecpuid(char *arg)
1172 {
1173         int bit;
1174         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1175                 setup_clear_cpu_cap(bit);
1176         else
1177                 return 0;
1178         return 1;
1179 }
1180 __setup("clearcpuid=", setup_disablecpuid);