err.no Git - linux-2.6/blob - arch/sparc64/kernel/ktlb.S

   1 /* arch/sparc64/kernel/ktlb.S: Kernel mapping TLB miss handling.
   2  *
   3  * Copyright (C) 1995, 1997, 2005 David S. Miller <davem@davemloft.net>
   4  * Copyright (C) 1996 Eddie C. Dost        (ecd@brainaid.de)
   5  * Copyright (C) 1996 Miguel de Icaza      (miguel@nuclecu.unam.mx)
   6  * Copyright (C) 1996,98,99 Jakub Jelinek  (jj@sunsite.mff.cuni.cz)
   7  */
   8
   9 #include <linux/config.h>
  10 #include <asm/head.h>
  11 #include <asm/asi.h>
  12 #include <asm/page.h>
  13 #include <asm/pgtable.h>
  14 #include <asm/tsb.h>
  15
  16         .text
  17         .align          32
  18
  19 kvmap_itlb:
  20         /* g6: TAG TARGET */
  21         mov             TLB_TAG_ACCESS, %g4
  22         ldxa            [%g4] ASI_IMMU, %g4
  23
  24         /* sun4v_itlb_miss branches here with the missing virtual
  25          * address already loaded into %g4
  26          */
  27 kvmap_itlb_4v:
  28
  29 kvmap_itlb_nonlinear:
  30         /* Catch kernel NULL pointer calls.  */
  31         sethi           %hi(PAGE_SIZE), %g5
  32         cmp             %g4, %g5
  33         bleu,pn         %xcc, kvmap_dtlb_longpath
  34          nop
  35
  36         KERN_TSB_LOOKUP_TL1(%g4, %g6, %g5, %g1, %g2, %g3, kvmap_itlb_load)
  37
  38 kvmap_itlb_tsb_miss:
  39         sethi           %hi(LOW_OBP_ADDRESS), %g5
  40         cmp             %g4, %g5
  41         blu,pn          %xcc, kvmap_itlb_vmalloc_addr
  42          mov            0x1, %g5
  43         sllx            %g5, 32, %g5
  44         cmp             %g4, %g5
  45         blu,pn          %xcc, kvmap_itlb_obp
  46          nop
  47
  48 kvmap_itlb_vmalloc_addr:
  49         KERN_PGTABLE_WALK(%g4, %g5, %g2, kvmap_itlb_longpath)
  50
  51         KTSB_LOCK_TAG(%g1, %g2, %g7)
  52
  53         /* Load and check PTE.  */
  54         ldxa            [%g5] ASI_PHYS_USE_EC, %g5
  55         mov             1, %g7
  56         sllx            %g7, TSB_TAG_INVALID_BIT, %g7
  57         brgez,a,pn      %g5, kvmap_itlb_longpath
  58          KTSB_STORE(%g1, %g7)
  59
  60         KTSB_WRITE(%g1, %g5, %g6)
  61
  62         /* fallthrough to TLB load */
  63
  64 kvmap_itlb_load:
  65
  66 661:    stxa            %g5, [%g0] ASI_ITLB_DATA_IN
  67         retry
  68         .section        .sun4v_2insn_patch, "ax"
  69         .word           661b
  70         nop
  71         nop
  72         .previous
  73
  74         /* For sun4v the ASI_ITLB_DATA_IN store and the retry
  75          * instruction get nop'd out and we get here to branch
  76          * to the sun4v tlb load code.  The registers are setup
  77          * as follows:
  78          *
  79          * %g4: vaddr
  80          * %g5: PTE
  81          * %g6: TAG
  82          *
  83          * The sun4v TLB load wants the PTE in %g3 so we fix that
  84          * up here.
  85          */
  86         ba,pt           %xcc, sun4v_itlb_load
  87          mov            %g5, %g3
  88
  89 kvmap_itlb_longpath:
  90
  91 661:    rdpr    %pstate, %g5
  92         wrpr    %g5, PSTATE_AG | PSTATE_MG, %pstate
  93         .section .sun4v_2insn_patch, "ax"
  94         .word   661b
  95         SET_GL(1)
  96         nop
  97         .previous
  98
  99         rdpr    %tpc, %g5
 100         ba,pt   %xcc, sparc64_realfault_common
 101          mov    FAULT_CODE_ITLB, %g4
 102
 103 kvmap_itlb_obp:
 104         OBP_TRANS_LOOKUP(%g4, %g5, %g2, %g3, kvmap_itlb_longpath)
 105
 106         KTSB_LOCK_TAG(%g1, %g2, %g7)
 107
 108         KTSB_WRITE(%g1, %g5, %g6)
 109
 110         ba,pt           %xcc, kvmap_itlb_load
 111          nop
 112
 113 kvmap_dtlb_obp:
 114         OBP_TRANS_LOOKUP(%g4, %g5, %g2, %g3, kvmap_dtlb_longpath)
 115
 116         KTSB_LOCK_TAG(%g1, %g2, %g7)
 117
 118         KTSB_WRITE(%g1, %g5, %g6)
 119
 120         ba,pt           %xcc, kvmap_dtlb_load
 121          nop
 122
 123         .align          32
 124 kvmap_dtlb_tsb4m_load:
 125         KTSB_LOCK_TAG(%g1, %g2, %g7)
 126         KTSB_WRITE(%g1, %g5, %g6)
 127         ba,pt           %xcc, kvmap_dtlb_load
 128          nop
 129
 130 kvmap_dtlb:
 131         /* %g6: TAG TARGET */
 132         mov             TLB_TAG_ACCESS, %g4
 133         ldxa            [%g4] ASI_DMMU, %g4
 134
 135         /* sun4v_dtlb_miss branches here with the missing virtual
 136          * address already loaded into %g4
 137          */
 138 kvmap_dtlb_4v:
 139         brgez,pn        %g4, kvmap_dtlb_nonlinear
 140          nop
 141
 142         /* Correct TAG_TARGET is already in %g6, check 4mb TSB.  */
 143         KERN_TSB4M_LOOKUP_TL1(%g6, %g5, %g1, %g2, %g3, kvmap_dtlb_load)
 144
 145         /* TSB entry address left in %g1, lookup linear PTE.
 146          * Must preserve %g1 and %g6 (TAG).
 147          */
 148 kvmap_dtlb_tsb4m_miss:
 149         sethi           %hi(kpte_linear_bitmap), %g2
 150         or              %g2, %lo(kpte_linear_bitmap), %g2
 151
 152         /* Clear the PAGE_OFFSET top virtual bits, then shift
 153          * down to get a 256MB physical address index.
 154          */
 155         sllx            %g4, 21, %g5
 156         mov             1, %g7
 157         srlx            %g5, 21 + 28, %g5
 158
 159         /* Don't try this at home kids... this depends upon srlx
 160          * only taking the low 6 bits of the shift count in %g5.
 161          */
 162         sllx            %g7, %g5, %g7
 163
 164         /* Divide by 64 to get the offset into the bitmask.  */
 165         srlx            %g5, 6, %g5
 166
 167         /* kern_linear_pte_xor[((mask & bit) ? 1 : 0)] */
 168         ldx             [%g2 + %g5], %g2
 169         andcc           %g2, %g7, %g0
 170         sethi           %hi(kern_linear_pte_xor), %g5
 171         or              %g5, %lo(kern_linear_pte_xor), %g5
 172         bne,a,pt        %xcc, 1f
 173          add            %g5, 8, %g5
 174
 175 1:      ldx             [%g5], %g2
 176
 177         .globl          kvmap_linear_patch
 178 kvmap_linear_patch:
 179         ba,pt           %xcc, kvmap_dtlb_tsb4m_load
 180          xor            %g2, %g4, %g5
 181
 182 kvmap_dtlb_vmalloc_addr:
 183         KERN_PGTABLE_WALK(%g4, %g5, %g2, kvmap_dtlb_longpath)
 184
 185         KTSB_LOCK_TAG(%g1, %g2, %g7)
 186
 187         /* Load and check PTE.  */
 188         ldxa            [%g5] ASI_PHYS_USE_EC, %g5
 189         mov             1, %g7
 190         sllx            %g7, TSB_TAG_INVALID_BIT, %g7
 191         brgez,a,pn      %g5, kvmap_dtlb_longpath
 192          KTSB_STORE(%g1, %g7)
 193
 194         KTSB_WRITE(%g1, %g5, %g6)
 195
 196         /* fallthrough to TLB load */
 197
 198 kvmap_dtlb_load:
 199
 200 661:    stxa            %g5, [%g0] ASI_DTLB_DATA_IN     ! Reload TLB
 201         retry
 202         .section        .sun4v_2insn_patch, "ax"
 203         .word           661b
 204         nop
 205         nop
 206         .previous
 207
 208         /* For sun4v the ASI_DTLB_DATA_IN store and the retry
 209          * instruction get nop'd out and we get here to branch
 210          * to the sun4v tlb load code.  The registers are setup
 211          * as follows:
 212          *
 213          * %g4: vaddr
 214          * %g5: PTE
 215          * %g6: TAG
 216          *
 217          * The sun4v TLB load wants the PTE in %g3 so we fix that
 218          * up here.
 219          */
 220         ba,pt           %xcc, sun4v_dtlb_load
 221          mov            %g5, %g3
 222
 223 kvmap_dtlb_nonlinear:
 224         /* Catch kernel NULL pointer derefs.  */
 225         sethi           %hi(PAGE_SIZE), %g5
 226         cmp             %g4, %g5
 227         bleu,pn         %xcc, kvmap_dtlb_longpath
 228          nop
 229
 230         KERN_TSB_LOOKUP_TL1(%g4, %g6, %g5, %g1, %g2, %g3, kvmap_dtlb_load)
 231
 232 kvmap_dtlb_tsbmiss:
 233         sethi           %hi(MODULES_VADDR), %g5
 234         cmp             %g4, %g5
 235         blu,pn          %xcc, kvmap_dtlb_longpath
 236          mov            (VMALLOC_END >> 24), %g5
 237         sllx            %g5, 24, %g5
 238         cmp             %g4, %g5
 239         bgeu,pn         %xcc, kvmap_dtlb_longpath
 240          nop
 241
 242 kvmap_check_obp:
 243         sethi           %hi(LOW_OBP_ADDRESS), %g5
 244         cmp             %g4, %g5
 245         blu,pn          %xcc, kvmap_dtlb_vmalloc_addr
 246          mov            0x1, %g5
 247         sllx            %g5, 32, %g5
 248         cmp             %g4, %g5
 249         blu,pn          %xcc, kvmap_dtlb_obp
 250          nop
 251         ba,pt           %xcc, kvmap_dtlb_vmalloc_addr
 252          nop
 253
 254 kvmap_dtlb_longpath:
 255
 256 661:    rdpr    %pstate, %g5
 257         wrpr    %g5, PSTATE_AG | PSTATE_MG, %pstate
 258         .section .sun4v_2insn_patch, "ax"
 259         .word   661b
 260         SET_GL(1)
 261         ldxa            [%g0] ASI_SCRATCHPAD, %g5
 262         .previous
 263
 264         rdpr    %tl, %g3
 265         cmp     %g3, 1
 266
 267 661:    mov     TLB_TAG_ACCESS, %g4
 268         ldxa    [%g4] ASI_DMMU, %g5
 269         .section .sun4v_2insn_patch, "ax"
 270         .word   661b
 271         ldx     [%g5 + HV_FAULT_D_ADDR_OFFSET], %g5
 272         nop
 273         .previous
 274
 275         be,pt   %xcc, sparc64_realfault_common
 276          mov    FAULT_CODE_DTLB, %g4
 277         ba,pt   %xcc, winfix_trampoline
 278          nop