err.no Git - linux-2.6/blob - arch/powerpc/mm/slb.c

   1 /*
   2  * PowerPC64 SLB support.
   3  *
   4  * Copyright (C) 2004 David Gibson <dwg@au.ibm.com>, IBM
   5  * Based on earlier code writteh by:
   6  * Dave Engebretsen and Mike Corrigan {engebret|mikejc}@us.ibm.com
   7  *    Copyright (c) 2001 Dave Engebretsen
   8  * Copyright (C) 2002 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *
  11  *      This program is free software; you can redistribute it and/or
  12  *      modify it under the terms of the GNU General Public License
  13  *      as published by the Free Software Foundation; either version
  14  *      2 of the License, or (at your option) any later version.
  15  */
  16
  17 #undef DEBUG
  18
  19 #include <asm/pgtable.h>
  20 #include <asm/mmu.h>
  21 #include <asm/mmu_context.h>
  22 #include <asm/paca.h>
  23 #include <asm/cputable.h>
  24 #include <asm/cacheflush.h>
  25 #include <asm/smp.h>
  26 #include <asm/firmware.h>
  27 #include <linux/compiler.h>
  28
  29 #ifdef DEBUG
  30 #define DBG(fmt...) udbg_printf(fmt)
  31 #else
  32 #define DBG(fmt...)
  33 #endif
  34
  35 extern void slb_allocate_realmode(unsigned long ea);
  36 extern void slb_allocate_user(unsigned long ea);
  37
  38 static void slb_allocate(unsigned long ea)
  39 {
  40         /* Currently, we do real mode for all SLBs including user, but
  41          * that will change if we bring back dynamic VSIDs
  42          */
  43         slb_allocate_realmode(ea);
  44 }
  45
  46 static inline unsigned long mk_esid_data(unsigned long ea, unsigned long slot)
  47 {
  48         return (ea & ESID_MASK) | SLB_ESID_V | slot;
  49 }
  50
  51 static inline unsigned long mk_vsid_data(unsigned long ea, unsigned long flags)
  52 {
  53         return (get_kernel_vsid(ea) << SLB_VSID_SHIFT) | flags;
  54 }
  55
  56 static inline void slb_shadow_update(unsigned long ea,
  57                                      unsigned long flags,
  58                                      unsigned long entry)
  59 {
  60         /*
  61          * Clear the ESID first so the entry is not valid while we are
  62          * updating it.
  63          */
  64         get_slb_shadow()->save_area[entry].esid = 0;
  65         smp_wmb();
  66         get_slb_shadow()->save_area[entry].vsid = mk_vsid_data(ea, flags);
  67         smp_wmb();
  68         get_slb_shadow()->save_area[entry].esid = mk_esid_data(ea, entry);
  69         smp_wmb();
  70 }
  71
  72 static inline void slb_shadow_clear(unsigned long entry)
  73 {
  74         get_slb_shadow()->save_area[entry].esid = 0;
  75 }
  76
  77 void slb_flush_and_rebolt(void)
  78 {
  79         /* If you change this make sure you change SLB_NUM_BOLTED
  80          * appropriately too. */
  81         unsigned long linear_llp, vmalloc_llp, lflags, vflags;
  82         unsigned long ksp_esid_data;
  83
  84         WARN_ON(!irqs_disabled());
  85
  86         linear_llp = mmu_psize_defs[mmu_linear_psize].sllp;
  87         vmalloc_llp = mmu_psize_defs[mmu_vmalloc_psize].sllp;
  88         lflags = SLB_VSID_KERNEL | linear_llp;
  89         vflags = SLB_VSID_KERNEL | vmalloc_llp;
  90
  91         ksp_esid_data = mk_esid_data(get_paca()->kstack, 2);
  92         if ((ksp_esid_data & ESID_MASK) == PAGE_OFFSET) {
  93                 ksp_esid_data &= ~SLB_ESID_V;
  94                 slb_shadow_clear(2);
  95         } else {
  96                 /* Update stack entry; others don't change */
  97                 slb_shadow_update(get_paca()->kstack, lflags, 2);
  98         }
  99
 100         /* We need to do this all in asm, so we're sure we don't touch
 101          * the stack between the slbia and rebolting it. */
 102         asm volatile("isync\n"
 103                      "slbia\n"
 104                      /* Slot 1 - first VMALLOC segment */
 105                      "slbmte    %0,%1\n"
 106                      /* Slot 2 - kernel stack */
 107                      "slbmte    %2,%3\n"
 108                      "isync"
 109                      :: "r"(mk_vsid_data(VMALLOC_START, vflags)),
 110                         "r"(mk_esid_data(VMALLOC_START, 1)),
 111                         "r"(mk_vsid_data(ksp_esid_data, lflags)),
 112                         "r"(ksp_esid_data)
 113                      : "memory");
 114 }
 115
 116 void slb_vmalloc_update(void)
 117 {
 118         unsigned long vflags;
 119
 120         vflags = SLB_VSID_KERNEL | mmu_psize_defs[mmu_vmalloc_psize].sllp;
 121         slb_shadow_update(VMALLOC_START, vflags, 1);
 122         slb_flush_and_rebolt();
 123 }
 124
 125 /* Flush all user entries from the segment table of the current processor. */
 126 void switch_slb(struct task_struct *tsk, struct mm_struct *mm)
 127 {
 128         unsigned long offset = get_paca()->slb_cache_ptr;
 129         unsigned long esid_data = 0;
 130         unsigned long pc = KSTK_EIP(tsk);
 131         unsigned long stack = KSTK_ESP(tsk);
 132         unsigned long unmapped_base;
 133
 134         if (offset <= SLB_CACHE_ENTRIES) {
 135                 int i;
 136                 asm volatile("isync" : : : "memory");
 137                 for (i = 0; i < offset; i++) {
 138                         esid_data = ((unsigned long)get_paca()->slb_cache[i]
 139                                 << SID_SHIFT) | SLBIE_C;
 140                         asm volatile("slbie %0" : : "r" (esid_data));
 141                 }
 142                 asm volatile("isync" : : : "memory");
 143         } else {
 144                 slb_flush_and_rebolt();
 145         }
 146
 147         /* Workaround POWER5 < DD2.1 issue */
 148         if (offset == 1 || offset > SLB_CACHE_ENTRIES)
 149                 asm volatile("slbie %0" : : "r" (esid_data));
 150
 151         get_paca()->slb_cache_ptr = 0;
 152         get_paca()->context = mm->context;
 153
 154         /*
 155          * preload some userspace segments into the SLB.
 156          */
 157         if (test_tsk_thread_flag(tsk, TIF_32BIT))
 158                 unmapped_base = TASK_UNMAPPED_BASE_USER32;
 159         else
 160                 unmapped_base = TASK_UNMAPPED_BASE_USER64;
 161
 162         if (is_kernel_addr(pc))
 163                 return;
 164         slb_allocate(pc);
 165
 166         if (GET_ESID(pc) == GET_ESID(stack))
 167                 return;
 168
 169         if (is_kernel_addr(stack))
 170                 return;
 171         slb_allocate(stack);
 172
 173         if ((GET_ESID(pc) == GET_ESID(unmapped_base))
 174             || (GET_ESID(stack) == GET_ESID(unmapped_base)))
 175                 return;
 176
 177         if (is_kernel_addr(unmapped_base))
 178                 return;
 179         slb_allocate(unmapped_base);
 180 }
 181
 182 static inline void patch_slb_encoding(unsigned int *insn_addr,
 183                                       unsigned int immed)
 184 {
 185         /* Assume the instruction had a "0" immediate value, just
 186          * "or" in the new value
 187          */
 188         *insn_addr |= immed;
 189         flush_icache_range((unsigned long)insn_addr, 4+
 190                            (unsigned long)insn_addr);
 191 }
 192
 193 void slb_initialize(void)
 194 {
 195         unsigned long linear_llp, vmalloc_llp, io_llp;
 196         unsigned long lflags, vflags;
 197         static int slb_encoding_inited;
 198         extern unsigned int *slb_miss_kernel_load_linear;
 199         extern unsigned int *slb_miss_kernel_load_io;
 200
 201         /* Prepare our SLB miss handler based on our page size */
 202         linear_llp = mmu_psize_defs[mmu_linear_psize].sllp;
 203         io_llp = mmu_psize_defs[mmu_io_psize].sllp;
 204         vmalloc_llp = mmu_psize_defs[mmu_vmalloc_psize].sllp;
 205         get_paca()->vmalloc_sllp = SLB_VSID_KERNEL | vmalloc_llp;
 206
 207         if (!slb_encoding_inited) {
 208                 slb_encoding_inited = 1;
 209                 patch_slb_encoding(slb_miss_kernel_load_linear,
 210                                    SLB_VSID_KERNEL | linear_llp);
 211                 patch_slb_encoding(slb_miss_kernel_load_io,
 212                                    SLB_VSID_KERNEL | io_llp);
 213
 214                 DBG("SLB: linear  LLP = %04x\n", linear_llp);
 215                 DBG("SLB: io      LLP = %04x\n", io_llp);
 216         }
 217
 218         get_paca()->stab_rr = SLB_NUM_BOLTED;
 219
 220         /* On iSeries the bolted entries have already been set up by
 221          * the hypervisor from the lparMap data in head.S */
 222         if (firmware_has_feature(FW_FEATURE_ISERIES))
 223                 return;
 224
 225         lflags = SLB_VSID_KERNEL | linear_llp;
 226         vflags = SLB_VSID_KERNEL | vmalloc_llp;
 227
 228         /* Invalidate the entire SLB (even slot 0) & all the ERATS */
 229         slb_shadow_update(PAGE_OFFSET, lflags, 0);
 230         asm volatile("isync; slbia; sync; slbmte  %0,%1; isync" ::
 231                      "r" (get_slb_shadow()->save_area[0].vsid),
 232                      "r" (get_slb_shadow()->save_area[0].esid) : "memory");
 233
 234         slb_shadow_update(VMALLOC_START, vflags, 1);
 235
 236         slb_flush_and_rebolt();
 237 }