err.no Git - linux-2.6/blob - arch/arm/mach-pxa/pxa27x.c

   1 /*
   2  *  linux/arch/arm/mach-pxa/pxa27x.c
   3  *
   4  *  Author:     Nicolas Pitre
   5  *  Created:    Nov 05, 2002
   6  *  Copyright:  MontaVista Software Inc.
   7  *
   8  * Code specific to PXA27x aka Bulverde.
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14 #include <linux/module.h>
  15 #include <linux/kernel.h>
  16 #include <linux/init.h>
  17 #include <linux/suspend.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/sysdev.h>
  20
  21 #include <asm/hardware.h>
  22 #include <asm/irq.h>
  23 #include <asm/arch/irqs.h>
  24 #include <asm/arch/pxa-regs.h>
  25 #include <asm/arch/pxa2xx-regs.h>
  26 #include <asm/arch/ohci.h>
  27 #include <asm/arch/pm.h>
  28 #include <asm/arch/dma.h>
  29 #include <asm/arch/i2c.h>
  30
  31 #include "generic.h"
  32 #include "devices.h"
  33 #include "clock.h"
  34
  35 /* Crystal clock: 13MHz */
  36 #define BASE_CLK        13000000
  37
  38 /*
  39  * Get the clock frequency as reflected by CCSR and the turbo flag.
  40  * We assume these values have been applied via a fcs.
  41  * If info is not 0 we also display the current settings.
  42  */
  43 unsigned int pxa27x_get_clk_frequency_khz(int info)
  44 {
  45         unsigned long ccsr, clkcfg;
  46         unsigned int l, L, m, M, n2, N, S;
  47         int cccr_a, t, ht, b;
  48
  49         ccsr = CCSR;
  50         cccr_a = CCCR & (1 << 25);
  51
  52         /* Read clkcfg register: it has turbo, b, half-turbo (and f) */
  53         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (clkcfg) );
  54         t  = clkcfg & (1 << 0);
  55         ht = clkcfg & (1 << 2);
  56         b  = clkcfg & (1 << 3);
  57
  58         l  = ccsr & 0x1f;
  59         n2 = (ccsr>>7) & 0xf;
  60         m  = (l <= 10) ? 1 : (l <= 20) ? 2 : 4;
  61
  62         L  = l * BASE_CLK;
  63         N  = (L * n2) / 2;
  64         M  = (!cccr_a) ? (L/m) : ((b) ? L : (L/2));
  65         S  = (b) ? L : (L/2);
  66
  67         if (info) {
  68                 printk( KERN_INFO "Run Mode clock: %d.%02dMHz (*%d)\n",
  69                         L / 1000000, (L % 1000000) / 10000, l );
  70                 printk( KERN_INFO "Turbo Mode clock: %d.%02dMHz (*%d.%d, %sactive)\n",
  71                         N / 1000000, (N % 1000000)/10000, n2 / 2, (n2 % 2)*5,
  72                         (t) ? "" : "in" );
  73                 printk( KERN_INFO "Memory clock: %d.%02dMHz (/%d)\n",
  74                         M / 1000000, (M % 1000000) / 10000, m );
  75                 printk( KERN_INFO "System bus clock: %d.%02dMHz \n",
  76                         S / 1000000, (S % 1000000) / 10000 );
  77         }
  78
  79         return (t) ? (N/1000) : (L/1000);
  80 }
  81
  82 /*
  83  * Return the current mem clock frequency in units of 10kHz as
  84  * reflected by CCCR[A], B, and L
  85  */
  86 unsigned int pxa27x_get_memclk_frequency_10khz(void)
  87 {
  88         unsigned long ccsr, clkcfg;
  89         unsigned int l, L, m, M;
  90         int cccr_a, b;
  91
  92         ccsr = CCSR;
  93         cccr_a = CCCR & (1 << 25);
  94
  95         /* Read clkcfg register: it has turbo, b, half-turbo (and f) */
  96         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (clkcfg) );
  97         b = clkcfg & (1 << 3);
  98
  99         l = ccsr & 0x1f;
 100         m = (l <= 10) ? 1 : (l <= 20) ? 2 : 4;
 101
 102         L = l * BASE_CLK;
 103         M = (!cccr_a) ? (L/m) : ((b) ? L : (L/2));
 104
 105         return (M / 10000);
 106 }
 107
 108 /*
 109  * Return the current LCD clock frequency in units of 10kHz as
 110  */
 111 static unsigned int pxa27x_get_lcdclk_frequency_10khz(void)
 112 {
 113         unsigned long ccsr;
 114         unsigned int l, L, k, K;
 115
 116         ccsr = CCSR;
 117
 118         l = ccsr & 0x1f;
 119         k = (l <= 7) ? 1 : (l <= 16) ? 2 : 4;
 120
 121         L = l * BASE_CLK;
 122         K = L / k;
 123
 124         return (K / 10000);
 125 }
 126
 127 static unsigned long clk_pxa27x_lcd_getrate(struct clk *clk)
 128 {
 129         return pxa27x_get_lcdclk_frequency_10khz() * 10000;
 130 }
 131
 132 static const struct clkops clk_pxa27x_lcd_ops = {
 133         .enable         = clk_cken_enable,
 134         .disable        = clk_cken_disable,
 135         .getrate        = clk_pxa27x_lcd_getrate,
 136 };
 137
 138 static struct clk pxa27x_clks[] = {
 139         INIT_CK("LCDCLK", LCD,    &clk_pxa27x_lcd_ops, &pxa_device_fb.dev),
 140         INIT_CK("CAMCLK", CAMERA, &clk_pxa27x_lcd_ops, NULL),
 141
 142         INIT_CKEN("UARTCLK", FFUART, 14857000, 1, &pxa_device_ffuart.dev),
 143         INIT_CKEN("UARTCLK", BTUART, 14857000, 1, &pxa_device_btuart.dev),
 144         INIT_CKEN("UARTCLK", STUART, 14857000, 1, NULL),
 145
 146         INIT_CKEN("I2SCLK",  I2S,  14682000, 0, &pxa_device_i2s.dev),
 147         INIT_CKEN("I2CCLK",  I2C,  32842000, 0, &pxa_device_i2c.dev),
 148         INIT_CKEN("UDCCLK",  USB,  48000000, 5, &pxa_device_udc.dev),
 149         INIT_CKEN("MMCCLK",  MMC,  19500000, 0, &pxa_device_mci.dev),
 150         INIT_CKEN("FICPCLK", FICP, 48000000, 0, &pxa_device_ficp.dev),
 151
 152         INIT_CKEN("USBCLK", USBHOST, 48000000, 0, &pxa27x_device_ohci.dev),
 153         INIT_CKEN("I2CCLK", PWRI2C, 13000000, 0, &pxa27x_device_i2c_power.dev),
 154         INIT_CKEN("KBDCLK", KEYPAD, 32768, 0, NULL),
 155
 156         INIT_CKEN("SSPCLK", SSP1, 13000000, 0, &pxa27x_device_ssp1.dev),
 157         INIT_CKEN("SSPCLK", SSP2, 13000000, 0, &pxa27x_device_ssp2.dev),
 158         INIT_CKEN("SSPCLK", SSP3, 13000000, 0, &pxa27x_device_ssp3.dev),
 159
 160         /*
 161         INIT_CKEN("PWMCLK",  PWM0, 13000000, 0, NULL),
 162         INIT_CKEN("MSLCLK",  MSL,  48000000, 0, NULL),
 163         INIT_CKEN("USIMCLK", USIM, 48000000, 0, NULL),
 164         INIT_CKEN("MSTKCLK", MEMSTK, 19500000, 0, NULL),
 165         INIT_CKEN("IMCLK",   IM,   0, 0, NULL),
 166         INIT_CKEN("MEMCLK",  MEMC, 0, 0, NULL),
 167         */
 168 };
 169
 170 #ifdef CONFIG_PM
 171
 172 #define SAVE(x)         sleep_save[SLEEP_SAVE_##x] = x
 173 #define RESTORE(x)      x = sleep_save[SLEEP_SAVE_##x]
 174
 175 #define RESTORE_GPLEVEL(n) do { \
 176         GPSR##n = sleep_save[SLEEP_SAVE_GPLR##n]; \
 177         GPCR##n = ~sleep_save[SLEEP_SAVE_GPLR##n]; \
 178 } while (0)
 179
 180 /*
 181  * List of global PXA peripheral registers to preserve.
 182  * More ones like CP and general purpose register values are preserved
 183  * with the stack pointer in sleep.S.
 184  */
 185 enum {  SLEEP_SAVE_START = 0,
 186
 187         SLEEP_SAVE_GPLR0, SLEEP_SAVE_GPLR1, SLEEP_SAVE_GPLR2, SLEEP_SAVE_GPLR3,
 188         SLEEP_SAVE_GPDR0, SLEEP_SAVE_GPDR1, SLEEP_SAVE_GPDR2, SLEEP_SAVE_GPDR3,
 189         SLEEP_SAVE_GRER0, SLEEP_SAVE_GRER1, SLEEP_SAVE_GRER2, SLEEP_SAVE_GRER3,
 190         SLEEP_SAVE_GFER0, SLEEP_SAVE_GFER1, SLEEP_SAVE_GFER2, SLEEP_SAVE_GFER3,
 191         SLEEP_SAVE_PGSR0, SLEEP_SAVE_PGSR1, SLEEP_SAVE_PGSR2, SLEEP_SAVE_PGSR3,
 192
 193         SLEEP_SAVE_GAFR0_L, SLEEP_SAVE_GAFR0_U,
 194         SLEEP_SAVE_GAFR1_L, SLEEP_SAVE_GAFR1_U,
 195         SLEEP_SAVE_GAFR2_L, SLEEP_SAVE_GAFR2_U,
 196         SLEEP_SAVE_GAFR3_L, SLEEP_SAVE_GAFR3_U,
 197
 198         SLEEP_SAVE_PSTR,
 199
 200         SLEEP_SAVE_CKEN,
 201
 202         SLEEP_SAVE_MDREFR,
 203         SLEEP_SAVE_PWER, SLEEP_SAVE_PCFR, SLEEP_SAVE_PRER,
 204         SLEEP_SAVE_PFER, SLEEP_SAVE_PKWR,
 205
 206         SLEEP_SAVE_SIZE
 207 };
 208
 209 void pxa27x_cpu_pm_save(unsigned long *sleep_save)
 210 {
 211         SAVE(GPLR0); SAVE(GPLR1); SAVE(GPLR2); SAVE(GPLR3);
 212         SAVE(GPDR0); SAVE(GPDR1); SAVE(GPDR2); SAVE(GPDR3);
 213         SAVE(GRER0); SAVE(GRER1); SAVE(GRER2); SAVE(GRER3);
 214         SAVE(GFER0); SAVE(GFER1); SAVE(GFER2); SAVE(GFER3);
 215         SAVE(PGSR0); SAVE(PGSR1); SAVE(PGSR2); SAVE(PGSR3);
 216
 217         SAVE(GAFR0_L); SAVE(GAFR0_U);
 218         SAVE(GAFR1_L); SAVE(GAFR1_U);
 219         SAVE(GAFR2_L); SAVE(GAFR2_U);
 220         SAVE(GAFR3_L); SAVE(GAFR3_U);
 221
 222         SAVE(MDREFR);
 223         SAVE(PWER); SAVE(PCFR); SAVE(PRER);
 224         SAVE(PFER); SAVE(PKWR);
 225
 226         SAVE(CKEN);
 227         SAVE(PSTR);
 228
 229         /* Clear GPIO transition detect bits */
 230         GEDR0 = GEDR0; GEDR1 = GEDR1; GEDR2 = GEDR2; GEDR3 = GEDR3;
 231 }
 232
 233 void pxa27x_cpu_pm_restore(unsigned long *sleep_save)
 234 {
 235         /* ensure not to come back here if it wasn't intended */
 236         PSPR = 0;
 237
 238         /* restore registers */
 239         RESTORE_GPLEVEL(0); RESTORE_GPLEVEL(1);
 240         RESTORE_GPLEVEL(2); RESTORE_GPLEVEL(3);
 241         RESTORE(GPDR0); RESTORE(GPDR1); RESTORE(GPDR2); RESTORE(GPDR3);
 242         RESTORE(GAFR0_L); RESTORE(GAFR0_U);
 243         RESTORE(GAFR1_L); RESTORE(GAFR1_U);
 244         RESTORE(GAFR2_L); RESTORE(GAFR2_U);
 245         RESTORE(GAFR3_L); RESTORE(GAFR3_U);
 246         RESTORE(GRER0); RESTORE(GRER1); RESTORE(GRER2); RESTORE(GRER3);
 247         RESTORE(GFER0); RESTORE(GFER1); RESTORE(GFER2); RESTORE(GFER3);
 248         RESTORE(PGSR0); RESTORE(PGSR1); RESTORE(PGSR2); RESTORE(PGSR3);
 249
 250         RESTORE(MDREFR);
 251         RESTORE(PWER); RESTORE(PCFR); RESTORE(PRER);
 252         RESTORE(PFER); RESTORE(PKWR);
 253
 254         PSSR = PSSR_RDH | PSSR_PH;
 255
 256         RESTORE(CKEN);
 257
 258         RESTORE(PSTR);
 259 }
 260
 261 void pxa27x_cpu_pm_enter(suspend_state_t state)
 262 {
 263         extern void pxa_cpu_standby(void);
 264
 265         /* ensure voltage-change sequencer not initiated, which hangs */
 266         PCFR &= ~PCFR_FVC;
 267
 268         /* Clear edge-detect status register. */
 269         PEDR = 0xDF12FE1B;
 270
 271         switch (state) {
 272         case PM_SUSPEND_STANDBY:
 273                 pxa_cpu_standby();
 274                 break;
 275         case PM_SUSPEND_MEM:
 276                 /* set resume return address */
 277                 PSPR = virt_to_phys(pxa_cpu_resume);
 278                 pxa27x_cpu_suspend(PWRMODE_SLEEP);
 279                 break;
 280         }
 281 }
 282
 283 static int pxa27x_cpu_pm_valid(suspend_state_t state)
 284 {
 285         return state == PM_SUSPEND_MEM || state == PM_SUSPEND_STANDBY;
 286 }
 287
 288 static struct pxa_cpu_pm_fns pxa27x_cpu_pm_fns = {
 289         .save_size      = SLEEP_SAVE_SIZE,
 290         .save           = pxa27x_cpu_pm_save,
 291         .restore        = pxa27x_cpu_pm_restore,
 292         .valid          = pxa27x_cpu_pm_valid,
 293         .enter          = pxa27x_cpu_pm_enter,
 294 };
 295
 296 static void __init pxa27x_init_pm(void)
 297 {
 298         pxa_cpu_pm_fns = &pxa27x_cpu_pm_fns;
 299 }
 300 #else
 301 static inline void pxa27x_init_pm(void) {}
 302 #endif
 303
 304 /* PXA27x:  Various gpios can issue wakeup events.  This logic only
 305  * handles the simple cases, not the WEMUX2 and WEMUX3 options
 306  */
 307 #define PXA27x_GPIO_NOWAKE_MASK \
 308         ((1 << 8) | (1 << 7) | (1 << 6) | (1 << 5) | (1 << 2))
 309 #define WAKEMASK(gpio) \
 310         (((gpio) <= 15) \
 311                  ? ((1 << (gpio)) & ~PXA27x_GPIO_NOWAKE_MASK) \
 312                  : ((gpio == 35) ? (1 << 24) : 0))
 313
 314 static int pxa27x_set_wake(unsigned int irq, unsigned int on)
 315 {
 316         int gpio = IRQ_TO_GPIO(irq);
 317         uint32_t mask;
 318
 319         if ((gpio >= 0 && gpio <= 15) || (gpio == 35)) {
 320                 if (WAKEMASK(gpio) == 0)
 321                         return -EINVAL;
 322
 323                 mask = WAKEMASK(gpio);
 324
 325                 if (on) {
 326                         if (GRER(gpio) | GPIO_bit(gpio))
 327                                 PRER |= mask;
 328                         else
 329                                 PRER &= ~mask;
 330
 331                         if (GFER(gpio) | GPIO_bit(gpio))
 332                                 PFER |= mask;
 333                         else
 334                                 PFER &= ~mask;
 335                 }
 336                 goto set_pwer;
 337         }
 338
 339         switch (irq) {
 340         case IRQ_RTCAlrm:
 341                 mask = PWER_RTC;
 342                 break;
 343         case IRQ_USB:
 344                 mask = 1u << 26;
 345                 break;
 346         default:
 347                 return -EINVAL;
 348         }
 349
 350 set_pwer:
 351         if (on)
 352                 PWER |= mask;
 353         else
 354                 PWER &=~mask;
 355
 356         return 0;
 357 }
 358
 359 void __init pxa27x_init_irq(void)
 360 {
 361         pxa_init_irq_low();
 362         pxa_init_irq_high();
 363         pxa_init_irq_gpio(128);
 364         pxa_init_irq_set_wake(pxa27x_set_wake);
 365 }
 366
 367 /*
 368  * device registration specific to PXA27x.
 369  */
 370
 371 static struct resource i2c_power_resources[] = {
 372         {
 373                 .start  = 0x40f00180,
 374                 .end    = 0x40f001a3,
 375                 .flags  = IORESOURCE_MEM,
 376         }, {
 377                 .start  = IRQ_PWRI2C,
 378                 .end    = IRQ_PWRI2C,
 379                 .flags  = IORESOURCE_IRQ,
 380         },
 381 };
 382
 383 struct platform_device pxa27x_device_i2c_power = {
 384         .name           = "pxa2xx-i2c",
 385         .id             = 1,
 386         .resource       = i2c_power_resources,
 387         .num_resources  = ARRAY_SIZE(i2c_power_resources),
 388 };
 389
 390 void __init pxa_set_i2c_power_info(struct i2c_pxa_platform_data *info)
 391 {
 392         pxa27x_device_i2c_power.dev.platform_data = info;
 393 }
 394
 395 static struct platform_device *devices[] __initdata = {
 396         &pxa_device_udc,
 397         &pxa_device_ffuart,
 398         &pxa_device_btuart,
 399         &pxa_device_stuart,
 400         &pxa_device_i2s,
 401         &pxa_device_rtc,
 402         &pxa27x_device_i2c_power,
 403         &pxa27x_device_ssp1,
 404         &pxa27x_device_ssp2,
 405         &pxa27x_device_ssp3,
 406 };
 407
 408 static struct sys_device pxa27x_sysdev[] = {
 409         {
 410                 .id     = 0,
 411                 .cls    = &pxa_irq_sysclass,
 412         }, {
 413                 .id     = 1,
 414                 .cls    = &pxa_irq_sysclass,
 415         },
 416 };
 417
 418 static int __init pxa27x_init(void)
 419 {
 420         int i, ret = 0;
 421
 422         if (cpu_is_pxa27x()) {
 423                 clks_register(pxa27x_clks, ARRAY_SIZE(pxa27x_clks));
 424
 425                 if ((ret = pxa_init_dma(32)))
 426                         return ret;
 427
 428                 pxa27x_init_pm();
 429
 430                 for (i = 0; i < ARRAY_SIZE(pxa27x_sysdev); i++) {
 431                         ret = sysdev_register(&pxa27x_sysdev[i]);
 432                         if (ret)
 433                                 pr_err("failed to register sysdev[%d]\n", i);
 434                 }
 435
 436                 ret = platform_add_devices(devices, ARRAY_SIZE(devices));
 437         }
 438
 439         return ret;
 440 }
 441
 442 subsys_initcall(pxa27x_init);