err.no Git - linux-2.6/blob - drivers/net/wireless/ipw2200.h

   1 /******************************************************************************
   2
   3   Copyright(c) 2003 - 2004 Intel Corporation. All rights reserved.
   4
   5   This program is free software; you can redistribute it and/or modify it
   6   under the terms of version 2 of the GNU General Public License as
   7   published by the Free Software Foundation.
   8
   9   This program is distributed in the hope that it will be useful, but WITHOUT
  10   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  12   more details.
  13
  14   You should have received a copy of the GNU General Public License along with
  15   this program; if not, write to the Free Software Foundation, Inc., 59
  16   Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  17
  18   The full GNU General Public License is included in this distribution in the
  19   file called LICENSE.
  20
  21   Contact Information:
  22   James P. Ketrenos <ipw2100-admin@linux.intel.com>
  23   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  24
  25 ******************************************************************************/
  26
  27 #ifndef __ipw2200_h__
  28 #define __ipw2200_h__
  29
  30 #define WEXT_USECHANNELS 1
  31
  32 #include <linux/module.h>
  33 #include <linux/moduleparam.h>
  34 #include <linux/config.h>
  35 #include <linux/init.h>
  36
  37 #include <linux/version.h>
  38 #include <linux/pci.h>
  39 #include <linux/netdevice.h>
  40 #include <linux/ethtool.h>
  41 #include <linux/skbuff.h>
  42 #include <linux/etherdevice.h>
  43 #include <linux/delay.h>
  44 #include <linux/random.h>
  45 #include <linux/dma-mapping.h>
  46
  47 #include <linux/firmware.h>
  48 #include <linux/wireless.h>
  49 #include <linux/dma-mapping.h>
  50 #include <asm/io.h>
  51
  52 #include <net/ieee80211.h>
  53
  54 #define DRV_NAME        "ipw2200"
  55
  56 #include <linux/workqueue.h>
  57
  58 /* Authentication  and Association States */
  59 enum connection_manager_assoc_states
  60 {
  61         CMAS_INIT = 0,
  62         CMAS_TX_AUTH_SEQ_1,
  63         CMAS_RX_AUTH_SEQ_2,
  64         CMAS_AUTH_SEQ_1_PASS,
  65         CMAS_AUTH_SEQ_1_FAIL,
  66         CMAS_TX_AUTH_SEQ_3,
  67         CMAS_RX_AUTH_SEQ_4,
  68         CMAS_AUTH_SEQ_2_PASS,
  69         CMAS_AUTH_SEQ_2_FAIL,
  70         CMAS_AUTHENTICATED,
  71         CMAS_TX_ASSOC,
  72         CMAS_RX_ASSOC_RESP,
  73         CMAS_ASSOCIATED,
  74         CMAS_LAST
  75 };
  76
  77
  78 #define IPW_WAIT                     (1<<0)
  79 #define IPW_QUIET                    (1<<1)
  80 #define IPW_ROAMING                  (1<<2)
  81
  82 #define IPW_POWER_MODE_CAM           0x00       //(always on)
  83 #define IPW_POWER_INDEX_1            0x01
  84 #define IPW_POWER_INDEX_2            0x02
  85 #define IPW_POWER_INDEX_3            0x03
  86 #define IPW_POWER_INDEX_4            0x04
  87 #define IPW_POWER_INDEX_5            0x05
  88 #define IPW_POWER_AC                 0x06
  89 #define IPW_POWER_BATTERY            0x07
  90 #define IPW_POWER_LIMIT              0x07
  91 #define IPW_POWER_MASK               0x0F
  92 #define IPW_POWER_ENABLED            0x10
  93 #define IPW_POWER_LEVEL(x)           ((x) & IPW_POWER_MASK)
  94
  95 #define IPW_CMD_HOST_COMPLETE                 2
  96 #define IPW_CMD_POWER_DOWN                    4
  97 #define IPW_CMD_SYSTEM_CONFIG                 6
  98 #define IPW_CMD_MULTICAST_ADDRESS             7
  99 #define IPW_CMD_SSID                          8
 100 #define IPW_CMD_ADAPTER_ADDRESS              11
 101 #define IPW_CMD_PORT_TYPE                    12
 102 #define IPW_CMD_RTS_THRESHOLD                15
 103 #define IPW_CMD_FRAG_THRESHOLD               16
 104 #define IPW_CMD_POWER_MODE                   17
 105 #define IPW_CMD_WEP_KEY                      18
 106 #define IPW_CMD_TGI_TX_KEY                   19
 107 #define IPW_CMD_SCAN_REQUEST                 20
 108 #define IPW_CMD_ASSOCIATE                    21
 109 #define IPW_CMD_SUPPORTED_RATES              22
 110 #define IPW_CMD_SCAN_ABORT                   23
 111 #define IPW_CMD_TX_FLUSH                     24
 112 #define IPW_CMD_QOS_PARAMETERS               25
 113 #define IPW_CMD_SCAN_REQUEST_EXT             26
 114 #define IPW_CMD_DINO_CONFIG                  30
 115 #define IPW_CMD_RSN_CAPABILITIES             31
 116 #define IPW_CMD_RX_KEY                       32
 117 #define IPW_CMD_CARD_DISABLE                 33
 118 #define IPW_CMD_SEED_NUMBER                  34
 119 #define IPW_CMD_TX_POWER                     35
 120 #define IPW_CMD_COUNTRY_INFO                 36
 121 #define IPW_CMD_AIRONET_INFO                 37
 122 #define IPW_CMD_AP_TX_POWER                  38
 123 #define IPW_CMD_CCKM_INFO                    39
 124 #define IPW_CMD_CCX_VER_INFO                 40
 125 #define IPW_CMD_SET_CALIBRATION              41
 126 #define IPW_CMD_SENSITIVITY_CALIB            42
 127 #define IPW_CMD_RETRY_LIMIT                  51
 128 #define IPW_CMD_IPW_PRE_POWER_DOWN           58
 129 #define IPW_CMD_VAP_BEACON_TEMPLATE          60
 130 #define IPW_CMD_VAP_DTIM_PERIOD              61
 131 #define IPW_CMD_EXT_SUPPORTED_RATES          62
 132 #define IPW_CMD_VAP_LOCAL_TX_PWR_CONSTRAINT  63
 133 #define IPW_CMD_VAP_QUIET_INTERVALS          64
 134 #define IPW_CMD_VAP_CHANNEL_SWITCH           65
 135 #define IPW_CMD_VAP_MANDATORY_CHANNELS       66
 136 #define IPW_CMD_VAP_CELL_PWR_LIMIT           67
 137 #define IPW_CMD_VAP_CF_PARAM_SET             68
 138 #define IPW_CMD_VAP_SET_BEACONING_STATE      69
 139 #define IPW_CMD_MEASUREMENT                  80
 140 #define IPW_CMD_POWER_CAPABILITY             81
 141 #define IPW_CMD_SUPPORTED_CHANNELS           82
 142 #define IPW_CMD_TPC_REPORT                   83
 143 #define IPW_CMD_WME_INFO                     84
 144 #define IPW_CMD_PRODUCTION_COMMAND           85
 145 #define IPW_CMD_LINKSYS_EOU_INFO             90
 146
 147 #define RFD_SIZE                              4
 148 #define NUM_TFD_CHUNKS                        6
 149
 150 #define TX_QUEUE_SIZE                        32
 151 #define RX_QUEUE_SIZE                        32
 152
 153 #define DINO_CMD_WEP_KEY                   0x08
 154 #define DINO_CMD_TX                        0x0B
 155 #define DCT_ANTENNA_A                      0x01
 156 #define DCT_ANTENNA_B                      0x02
 157
 158 #define IPW_A_MODE                         0
 159 #define IPW_B_MODE                         1
 160 #define IPW_G_MODE                         2
 161
 162 /*
 163  * TX Queue Flag Definitions
 164  */
 165
 166 /* abort attempt if mgmt frame is rx'd */
 167 #define DCT_FLAG_ABORT_MGMT                0x01
 168
 169 /* require CTS */
 170 #define DCT_FLAG_CTS_REQUIRED              0x02
 171
 172 /* use short preamble */
 173 #define DCT_FLAG_SHORT_PREMBL              0x04
 174
 175 /* RTS/CTS first */
 176 #define DCT_FLAG_RTS_REQD                  0x08
 177
 178 /* dont calculate duration field */
 179 #define DCT_FLAG_DUR_SET                   0x10
 180
 181 /* even if MAC WEP set (allows pre-encrypt) */
 182 #define DCT_FLAG_NO_WEP              0x20
 183
 184 /* overwrite TSF field */
 185 #define DCT_FLAG_TSF_REQD                  0x40
 186
 187 /* ACK rx is expected to follow */
 188 #define DCT_FLAG_ACK_REQD                  0x80
 189
 190 #define DCT_FLAG_EXT_MODE_CCK  0x01
 191 #define DCT_FLAG_EXT_MODE_OFDM 0x00
 192
 193
 194 #define TX_RX_TYPE_MASK                    0xFF
 195 #define TX_FRAME_TYPE                      0x00
 196 #define TX_HOST_COMMAND_TYPE               0x01
 197 #define RX_FRAME_TYPE                      0x09
 198 #define RX_HOST_NOTIFICATION_TYPE          0x03
 199 #define RX_HOST_CMD_RESPONSE_TYPE          0x04
 200 #define RX_TX_FRAME_RESPONSE_TYPE          0x05
 201 #define TFD_NEED_IRQ_MASK                  0x04
 202
 203 #define HOST_CMD_DINO_CONFIG               30
 204
 205 #define HOST_NOTIFICATION_STATUS_ASSOCIATED             10
 206 #define HOST_NOTIFICATION_STATUS_AUTHENTICATE           11
 207 #define HOST_NOTIFICATION_STATUS_SCAN_CHANNEL_RESULT    12
 208 #define HOST_NOTIFICATION_STATUS_SCAN_COMPLETED         13
 209 #define HOST_NOTIFICATION_STATUS_FRAG_LENGTH            14
 210 #define HOST_NOTIFICATION_STATUS_LINK_DETERIORATION     15
 211 #define HOST_NOTIFICATION_DINO_CONFIG_RESPONSE          16
 212 #define HOST_NOTIFICATION_STATUS_BEACON_STATE           17
 213 #define HOST_NOTIFICATION_STATUS_TGI_TX_KEY             18
 214 #define HOST_NOTIFICATION_TX_STATUS                     19
 215 #define HOST_NOTIFICATION_CALIB_KEEP_RESULTS            20
 216 #define HOST_NOTIFICATION_MEASUREMENT_STARTED           21
 217 #define HOST_NOTIFICATION_MEASUREMENT_ENDED             22
 218 #define HOST_NOTIFICATION_CHANNEL_SWITCHED              23
 219 #define HOST_NOTIFICATION_RX_DURING_QUIET_PERIOD        24
 220 #define HOST_NOTIFICATION_NOISE_STATS                   25
 221 #define HOST_NOTIFICATION_S36_MEASUREMENT_ACCEPTED      30
 222 #define HOST_NOTIFICATION_S36_MEASUREMENT_REFUSED       31
 223
 224 #define HOST_NOTIFICATION_STATUS_BEACON_MISSING         1
 225 #define IPW_MB_DISASSOCIATE_THRESHOLD_DEFAULT           24
 226 #define IPW_MB_ROAMING_THRESHOLD_DEFAULT                8
 227 #define IPW_REAL_RATE_RX_PACKET_THRESHOLD               300
 228
 229 #define MACADRR_BYTE_LEN                     6
 230
 231 #define DCR_TYPE_AP                       0x01
 232 #define DCR_TYPE_WLAP                     0x02
 233 #define DCR_TYPE_MU_ESS                   0x03
 234 #define DCR_TYPE_MU_IBSS                  0x04
 235 #define DCR_TYPE_MU_PIBSS                 0x05
 236 #define DCR_TYPE_SNIFFER                  0x06
 237 #define DCR_TYPE_MU_BSS        DCR_TYPE_MU_ESS
 238
 239 /**
 240  * Generic queue structure
 241  *
 242  * Contains common data for Rx and Tx queues
 243  */
 244 struct clx2_queue {
 245         int n_bd;                      /**< number of BDs in this queue */
 246         int first_empty;               /**< 1-st empty entry (index) */
 247         int last_used;                 /**< last used entry (index) */
 248         u32 reg_w;                   /**< 'write' reg (queue head), addr in domain 1 */
 249         u32 reg_r;                   /**< 'read' reg (queue tail), addr in domain 1 */
 250         dma_addr_t dma_addr;            /**< physical addr for BD's */
 251         int low_mark;                  /**< low watermark, resume queue if free space more than this */
 252         int high_mark;                 /**< high watermark, stop queue if free space less than this */
 253 } __attribute__ ((packed));
 254
 255 struct machdr32
 256 {
 257         u16 frame_ctl;
 258         u16 duration;     // watch out for endians!
 259         u8 addr1[ MACADRR_BYTE_LEN ];
 260         u8 addr2[ MACADRR_BYTE_LEN ];
 261         u8 addr3[ MACADRR_BYTE_LEN ];
 262         u16 seq_ctrl;     // more endians!
 263         u8 addr4[ MACADRR_BYTE_LEN ];
 264         u16 qos_ctrl;
 265 } __attribute__ ((packed)) ;
 266
 267 struct machdr30
 268 {
 269         u16 frame_ctl;
 270         u16 duration;     // watch out for endians!
 271         u8 addr1[ MACADRR_BYTE_LEN ];
 272         u8 addr2[ MACADRR_BYTE_LEN ];
 273         u8 addr3[ MACADRR_BYTE_LEN ];
 274         u16 seq_ctrl;     // more endians!
 275         u8 addr4[ MACADRR_BYTE_LEN ];
 276 } __attribute__ ((packed)) ;
 277
 278 struct machdr26
 279 {
 280         u16 frame_ctl;
 281         u16 duration;     // watch out for endians!
 282         u8 addr1[ MACADRR_BYTE_LEN ];
 283         u8 addr2[ MACADRR_BYTE_LEN ];
 284         u8 addr3[ MACADRR_BYTE_LEN ];
 285         u16 seq_ctrl;     // more endians!
 286         u16 qos_ctrl;
 287 } __attribute__ ((packed)) ;
 288
 289 struct machdr24
 290 {
 291         u16 frame_ctl;
 292         u16 duration;     // watch out for endians!
 293         u8 addr1[ MACADRR_BYTE_LEN ];
 294         u8 addr2[ MACADRR_BYTE_LEN ];
 295         u8 addr3[ MACADRR_BYTE_LEN ];
 296         u16 seq_ctrl;     // more endians!
 297 } __attribute__ ((packed)) ;
 298
 299 // TX TFD with 32 byte MAC Header
 300 struct tx_tfd_32
 301 {
 302         struct machdr32    mchdr;                      // 32
 303         u32                uivplaceholder[2];          // 8
 304 } __attribute__ ((packed)) ;
 305
 306 // TX TFD with 30 byte MAC Header
 307 struct tx_tfd_30
 308 {
 309         struct machdr30    mchdr;                      // 30
 310         u8                 reserved[2];                // 2
 311         u32                uivplaceholder[2];          // 8
 312 } __attribute__ ((packed)) ;
 313
 314 // tx tfd with 26 byte mac header
 315 struct tx_tfd_26
 316 {
 317         struct machdr26    mchdr;                      // 26
 318         u8                 reserved1[2];               // 2
 319         u32                uivplaceholder[2];          // 8
 320         u8                 reserved2[4];               // 4
 321 } __attribute__ ((packed)) ;
 322
 323 // tx tfd with 24 byte mac header
 324 struct tx_tfd_24
 325 {
 326         struct machdr24    mchdr;                      // 24
 327         u32                uivplaceholder[2];          // 8
 328         u8                 reserved[8];                // 8
 329 } __attribute__ ((packed)) ;
 330
 331
 332 #define DCT_WEP_KEY_FIELD_LENGTH 16
 333
 334 struct tfd_command
 335 {
 336         u8 index;
 337         u8 length;
 338         u16 reserved;
 339         u8 payload[0];
 340 } __attribute__ ((packed)) ;
 341
 342 struct tfd_data {
 343         /* Header */
 344         u32 work_area_ptr;
 345         u8 station_number; /* 0 for BSS */
 346         u8 reserved1;
 347         u16 reserved2;
 348
 349         /* Tx Parameters */
 350         u8 cmd_id;
 351         u8 seq_num;
 352         u16 len;
 353         u8 priority;
 354         u8 tx_flags;
 355         u8 tx_flags_ext;
 356         u8 key_index;
 357         u8 wepkey[DCT_WEP_KEY_FIELD_LENGTH];
 358         u8 rate;
 359         u8 antenna;
 360         u16 next_packet_duration;
 361         u16 next_frag_len;
 362         u16 back_off_counter; //////txop;
 363         u8 retrylimit;
 364         u16 cwcurrent;
 365         u8 reserved3;
 366
 367         /* 802.11 MAC Header */
 368         union
 369         {
 370                 struct tx_tfd_24 tfd_24;
 371                 struct tx_tfd_26 tfd_26;
 372                 struct tx_tfd_30 tfd_30;
 373                 struct tx_tfd_32 tfd_32;
 374         } tfd;
 375
 376         /* Payload DMA info */
 377         u32 num_chunks;
 378         u32 chunk_ptr[NUM_TFD_CHUNKS];
 379         u16 chunk_len[NUM_TFD_CHUNKS];
 380 } __attribute__ ((packed));
 381
 382 struct txrx_control_flags
 383 {
 384         u8 message_type;
 385         u8 rx_seq_num;
 386         u8 control_bits;
 387         u8 reserved;
 388 } __attribute__ ((packed));
 389
 390 #define  TFD_SIZE                           128
 391 #define  TFD_CMD_IMMEDIATE_PAYLOAD_LENGTH   (TFD_SIZE - sizeof(struct txrx_control_flags))
 392
 393 struct tfd_frame
 394 {
 395         struct txrx_control_flags control_flags;
 396         union {
 397                 struct tfd_data data;
 398                 struct tfd_command cmd;
 399                 u8 raw[TFD_CMD_IMMEDIATE_PAYLOAD_LENGTH];
 400         } u;
 401 } __attribute__ ((packed)) ;
 402
 403 typedef void destructor_func(const void*);
 404
 405 /**
 406  * Tx Queue for DMA. Queue consists of circular buffer of
 407  * BD's and required locking structures.
 408  */
 409 struct clx2_tx_queue {
 410         struct clx2_queue q;
 411         struct tfd_frame* bd;
 412         struct ieee80211_txb **txb;
 413 };
 414
 415 /*
 416  * RX related structures and functions
 417  */
 418 #define RX_FREE_BUFFERS 32
 419 #define RX_LOW_WATERMARK 8
 420
 421 #define SUP_RATE_11A_MAX_NUM_CHANNELS  (8)
 422 #define SUP_RATE_11B_MAX_NUM_CHANNELS  (4)
 423 #define SUP_RATE_11G_MAX_NUM_CHANNELS  (12)
 424
 425 // Used for passing to driver number of successes and failures per rate
 426 struct rate_histogram
 427 {
 428         union {
 429                 u32 a[SUP_RATE_11A_MAX_NUM_CHANNELS];
 430                 u32 b[SUP_RATE_11B_MAX_NUM_CHANNELS];
 431                 u32 g[SUP_RATE_11G_MAX_NUM_CHANNELS];
 432         } success;
 433         union {
 434                 u32 a[SUP_RATE_11A_MAX_NUM_CHANNELS];
 435                 u32 b[SUP_RATE_11B_MAX_NUM_CHANNELS];
 436                 u32 g[SUP_RATE_11G_MAX_NUM_CHANNELS];
 437         } failed;
 438 } __attribute__ ((packed));
 439
 440 /* statistics command response */
 441 struct ipw_cmd_stats {
 442         u8 cmd_id;
 443         u8 seq_num;
 444         u16 good_sfd;
 445         u16 bad_plcp;
 446         u16 wrong_bssid;
 447         u16 valid_mpdu;
 448         u16 bad_mac_header;
 449         u16 reserved_frame_types;
 450         u16 rx_ina;
 451         u16 bad_crc32;
 452         u16 invalid_cts;
 453         u16 invalid_acks;
 454         u16 long_distance_ina_fina;
 455         u16 dsp_silence_unreachable;
 456         u16 accumulated_rssi;
 457         u16 rx_ovfl_frame_tossed;
 458         u16 rssi_silence_threshold;
 459         u16 rx_ovfl_frame_supplied;
 460         u16 last_rx_frame_signal;
 461         u16 last_rx_frame_noise;
 462         u16 rx_autodetec_no_ofdm;
 463         u16 rx_autodetec_no_barker;
 464         u16 reserved;
 465 } __attribute__ ((packed));
 466
 467 struct notif_channel_result {
 468         u8 channel_num;
 469         struct ipw_cmd_stats stats;
 470         u8 uReserved;
 471 } __attribute__ ((packed));
 472
 473 struct notif_scan_complete {
 474         u8 scan_type;
 475         u8 num_channels;
 476         u8 status;
 477         u8 reserved;
 478 }  __attribute__ ((packed));
 479
 480 struct notif_frag_length {
 481         u16 frag_length;
 482         u16 reserved;
 483 }  __attribute__ ((packed));
 484
 485 struct notif_beacon_state {
 486         u32 state;
 487         u32 number;
 488 } __attribute__ ((packed));
 489
 490 struct notif_tgi_tx_key {
 491         u8 key_state;
 492         u8 security_type;
 493         u8 station_index;
 494         u8 reserved;
 495 } __attribute__ ((packed));
 496
 497 struct notif_link_deterioration {
 498         struct ipw_cmd_stats stats;
 499         u8 rate;
 500         u8 modulation;
 501         struct rate_histogram histogram;
 502         u8 reserved1;
 503         u16 reserved2;
 504 } __attribute__ ((packed));
 505
 506 struct notif_association {
 507         u8 state;
 508 } __attribute__ ((packed));
 509
 510 struct notif_authenticate {
 511         u8 state;
 512         struct machdr24 addr;
 513         u16 status;
 514 } __attribute__ ((packed));
 515
 516 struct notif_calibration {
 517         u8 data[104];
 518 } __attribute__ ((packed));
 519
 520 struct notif_noise {
 521         u32 value;
 522 } __attribute__ ((packed));
 523
 524 struct ipw_rx_notification {
 525         u8 reserved[8];
 526         u8 subtype;
 527         u8 flags;
 528         u16 size;
 529         union {
 530                 struct notif_association assoc;
 531                 struct notif_authenticate auth;
 532                 struct notif_channel_result channel_result;
 533                 struct notif_scan_complete scan_complete;
 534                 struct notif_frag_length frag_len;
 535                 struct notif_beacon_state beacon_state;
 536                 struct notif_tgi_tx_key tgi_tx_key;
 537                 struct notif_link_deterioration link_deterioration;
 538                 struct notif_calibration calibration;
 539                 struct notif_noise noise;
 540                 u8 raw[0];
 541         } u;
 542 } __attribute__ ((packed));
 543
 544 struct ipw_rx_frame {
 545         u32 reserved1;
 546         u8 parent_tsf[4];     // fw_use[0] is boolean for OUR_TSF_IS_GREATER
 547         u8 received_channel;  // The channel that this frame was received on.
 548                               // Note that for .11b this does not have to be
 549                               // the same as the channel that it was sent.
 550                               // Filled by LMAC
 551         u8 frameStatus;
 552         u8 rate;
 553         u8 rssi;
 554         u8 agc;
 555         u8 rssi_dbm;
 556         u16 signal;
 557         u16 noise;
 558         u8 antennaAndPhy;
 559         u8 control;           // control bit should be on in bg
 560         u8 rtscts_rate;       // rate of rts or cts (in rts cts sequence rate
 561                               // is identical)
 562         u8 rtscts_seen;       // 0x1 RTS seen ; 0x2 CTS seen
 563         u16 length;
 564         u8 data[0];
 565 } __attribute__ ((packed));
 566
 567 struct ipw_rx_header {
 568         u8 message_type;
 569         u8 rx_seq_num;
 570         u8 control_bits;
 571         u8 reserved;
 572 } __attribute__ ((packed));
 573
 574 struct ipw_rx_packet
 575 {
 576         struct ipw_rx_header header;
 577         union {
 578                 struct ipw_rx_frame frame;
 579                 struct ipw_rx_notification notification;
 580         } u;
 581 } __attribute__ ((packed));
 582
 583 #define IPW_RX_NOTIFICATION_SIZE sizeof(struct ipw_rx_header) + 12
 584 #define IPW_RX_FRAME_SIZE        sizeof(struct ipw_rx_header) + \
 585                                  sizeof(struct ipw_rx_frame)
 586
 587 struct ipw_rx_mem_buffer {
 588         dma_addr_t dma_addr;
 589         struct ipw_rx_buffer *rxb;
 590         struct sk_buff *skb;
 591         struct list_head list;
 592 }; /* Not transferred over network, so not  __attribute__ ((packed)) */
 593
 594 struct ipw_rx_queue {
 595         struct ipw_rx_mem_buffer pool[RX_QUEUE_SIZE + RX_FREE_BUFFERS];
 596         struct ipw_rx_mem_buffer *queue[RX_QUEUE_SIZE];
 597         u32 processed; /* Internal index to last handled Rx packet */
 598         u32 read;      /* Shared index to newest available Rx buffer */
 599         u32 write;     /* Shared index to oldest written Rx packet */
 600         u32 free_count;/* Number of pre-allocated buffers in rx_free */
 601         /* Each of these lists is used as a FIFO for ipw_rx_mem_buffers */
 602         struct list_head rx_free;  /* Own an SKBs */
 603         struct list_head rx_used;  /* No SKB allocated */
 604         spinlock_t lock;
 605 }; /* Not transferred over network, so not  __attribute__ ((packed)) */
 606
 607
 608 struct alive_command_responce {
 609         u8 alive_command;
 610         u8 sequence_number;
 611         u16 software_revision;
 612         u8 device_identifier;
 613         u8 reserved1[5];
 614         u16 reserved2;
 615         u16 reserved3;
 616         u16 clock_settle_time;
 617         u16 powerup_settle_time;
 618         u16 reserved4;
 619         u8 time_stamp[5];       /* month, day, year, hours, minutes */
 620         u8 ucode_valid;
 621 } __attribute__ ((packed));
 622
 623 #define IPW_MAX_RATES 12
 624
 625 struct ipw_rates {
 626         u8 num_rates;
 627         u8 rates[IPW_MAX_RATES];
 628 } __attribute__ ((packed));
 629
 630 struct command_block
 631 {
 632         unsigned int control;
 633         u32 source_addr;
 634         u32 dest_addr;
 635         unsigned int status;
 636 } __attribute__ ((packed));
 637
 638 #define CB_NUMBER_OF_ELEMENTS_SMALL 64
 639 struct fw_image_desc
 640 {
 641         unsigned long last_cb_index;
 642         unsigned long current_cb_index;
 643         struct command_block cb_list[CB_NUMBER_OF_ELEMENTS_SMALL];
 644         void * v_addr;
 645         unsigned long p_addr;
 646         unsigned long len;
 647 };
 648
 649 struct ipw_sys_config
 650 {
 651         u8 bt_coexistence;
 652         u8 reserved1;
 653         u8 answer_broadcast_ssid_probe;
 654         u8 accept_all_data_frames;
 655         u8 accept_non_directed_frames;
 656         u8 exclude_unicast_unencrypted;
 657         u8 disable_unicast_decryption;
 658         u8 exclude_multicast_unencrypted;
 659         u8 disable_multicast_decryption;
 660         u8 antenna_diversity;
 661         u8 pass_crc_to_host;
 662         u8 dot11g_auto_detection;
 663         u8 enable_cts_to_self;
 664         u8 enable_multicast_filtering;
 665         u8 bt_coexist_collision_thr;
 666         u8 reserved2;
 667         u8 accept_all_mgmt_bcpr;
 668         u8 accept_all_mgtm_frames;
 669         u8 pass_noise_stats_to_host;
 670         u8 reserved3;
 671 } __attribute__ ((packed));
 672
 673 struct ipw_multicast_addr
 674 {
 675         u8 num_of_multicast_addresses;
 676         u8 reserved[3];
 677         u8 mac1[6];
 678         u8 mac2[6];
 679         u8 mac3[6];
 680         u8 mac4[6];
 681 } __attribute__ ((packed));
 682
 683 struct ipw_wep_key
 684 {
 685         u8 cmd_id;
 686         u8 seq_num;
 687         u8 key_index;
 688         u8 key_size;
 689         u8 key[16];
 690 } __attribute__ ((packed));
 691
 692 struct ipw_tgi_tx_key
 693 {
 694         u8 key_id;
 695         u8 security_type;
 696         u8 station_index;
 697         u8 flags;
 698         u8 key[16];
 699         u32 tx_counter[2];
 700 } __attribute__ ((packed));
 701
 702 #define IPW_SCAN_CHANNELS 54
 703
 704 struct ipw_scan_request
 705 {
 706         u8 scan_type;
 707         u16 dwell_time;
 708         u8 channels_list[IPW_SCAN_CHANNELS];
 709         u8 channels_reserved[3];
 710 } __attribute__ ((packed));
 711
 712 enum {
 713         IPW_SCAN_PASSIVE_TILL_FIRST_BEACON_SCAN = 0,
 714         IPW_SCAN_PASSIVE_FULL_DWELL_SCAN,
 715         IPW_SCAN_ACTIVE_DIRECT_SCAN,
 716         IPW_SCAN_ACTIVE_BROADCAST_SCAN,
 717         IPW_SCAN_ACTIVE_BROADCAST_AND_DIRECT_SCAN,
 718         IPW_SCAN_TYPES
 719 };
 720
 721 struct ipw_scan_request_ext
 722 {
 723         u32 full_scan_index;
 724         u8 channels_list[IPW_SCAN_CHANNELS];
 725         u8 scan_type[IPW_SCAN_CHANNELS / 2];
 726         u8 reserved;
 727         u16 dwell_time[IPW_SCAN_TYPES];
 728 } __attribute__ ((packed));
 729
 730 extern inline u8 ipw_get_scan_type(struct ipw_scan_request_ext *scan, u8 index)
 731 {
 732         if (index % 2)
 733                 return scan->scan_type[index / 2] & 0x0F;
 734         else
 735                 return (scan->scan_type[index / 2] & 0xF0) >> 4;
 736 }
 737
 738 extern inline void ipw_set_scan_type(struct ipw_scan_request_ext *scan,
 739                                      u8 index, u8 scan_type)
 740 {
 741         if (index % 2)
 742                 scan->scan_type[index / 2] =
 743                         (scan->scan_type[index / 2] & 0xF0) |
 744                         (scan_type & 0x0F);
 745         else
 746                 scan->scan_type[index / 2] =
 747                         (scan->scan_type[index / 2] & 0x0F) |
 748                         ((scan_type & 0x0F) << 4);
 749 }
 750
 751 struct ipw_associate
 752 {
 753         u8 channel;
 754         u8 auth_type:4,
 755            auth_key:4;
 756         u8 assoc_type;
 757         u8 reserved;
 758         u16 policy_support;
 759         u8 preamble_length;
 760         u8 ieee_mode;
 761         u8 bssid[ETH_ALEN];
 762         u32 assoc_tsf_msw;
 763         u32 assoc_tsf_lsw;
 764         u16 capability;
 765         u16 listen_interval;
 766         u16 beacon_interval;
 767         u8 dest[ETH_ALEN];
 768         u16 atim_window;
 769         u8 smr;
 770         u8 reserved1;
 771         u16 reserved2;
 772 } __attribute__ ((packed));
 773
 774 struct ipw_supported_rates
 775 {
 776         u8 ieee_mode;
 777         u8 num_rates;
 778         u8 purpose;
 779         u8 reserved;
 780         u8 supported_rates[IPW_MAX_RATES];
 781 } __attribute__ ((packed));
 782
 783 struct ipw_rts_threshold
 784 {
 785         u16 rts_threshold;
 786         u16 reserved;
 787 } __attribute__ ((packed));
 788
 789 struct ipw_frag_threshold
 790 {
 791         u16 frag_threshold;
 792         u16 reserved;
 793 } __attribute__ ((packed));
 794
 795 struct ipw_retry_limit
 796 {
 797         u8 short_retry_limit;
 798         u8 long_retry_limit;
 799         u16 reserved;
 800 } __attribute__ ((packed));
 801
 802 struct ipw_dino_config
 803 {
 804         u32 dino_config_addr;
 805         u16 dino_config_size;
 806         u8 dino_response;
 807         u8 reserved;
 808 } __attribute__ ((packed));
 809
 810 struct ipw_aironet_info
 811 {
 812         u8 id;
 813         u8 length;
 814         u16 reserved;
 815 } __attribute__ ((packed));
 816
 817 struct ipw_rx_key
 818 {
 819         u8 station_index;
 820         u8 key_type;
 821         u8 key_id;
 822         u8 key_flag;
 823         u8 key[16];
 824         u8 station_address[6];
 825         u8 key_index;
 826         u8 reserved;
 827 } __attribute__ ((packed));
 828
 829 struct ipw_country_channel_info
 830 {
 831         u8 first_channel;
 832         u8 no_channels;
 833         s8 max_tx_power;
 834 } __attribute__ ((packed));
 835
 836 struct ipw_country_info
 837 {
 838         u8 id;
 839         u8 length;
 840         u8 country_str[3];
 841         struct ipw_country_channel_info groups[7];
 842 } __attribute__ ((packed));
 843
 844 struct ipw_channel_tx_power
 845 {
 846         u8 channel_number;
 847         s8 tx_power;
 848 } __attribute__ ((packed));
 849
 850 #define SCAN_ASSOCIATED_INTERVAL (HZ)
 851 #define SCAN_INTERVAL (HZ / 10)
 852 #define MAX_A_CHANNELS  37
 853 #define MAX_B_CHANNELS  14
 854
 855 struct ipw_tx_power
 856 {
 857         u8 num_channels;
 858         u8 ieee_mode;
 859         struct ipw_channel_tx_power channels_tx_power[MAX_A_CHANNELS];
 860 } __attribute__ ((packed));
 861
 862 struct ipw_qos_parameters
 863 {
 864         u16 cw_min[4];
 865         u16 cw_max[4];
 866         u8 aifs[4];
 867         u8 flag[4];
 868         u16 tx_op_limit[4];
 869 } __attribute__ ((packed));
 870
 871 struct ipw_rsn_capabilities
 872 {
 873         u8 id;
 874         u8 length;
 875         u16 version;
 876 } __attribute__ ((packed));
 877
 878 struct ipw_sensitivity_calib
 879 {
 880         u16 beacon_rssi_raw;
 881         u16 reserved;
 882 } __attribute__ ((packed));
 883
 884 /**
 885  * Host command structure.
 886  *
 887  * On input, the following fields should be filled:
 888  * - cmd
 889  * - len
 890  * - status_len
 891  * - param (if needed)
 892  *
 893  * On output,
 894  * - \a status contains status;
 895  * - \a param filled with status parameters.
 896  */
 897 struct ipw_cmd {
 898   u32 cmd;         /**< Host command */
 899   u32 status;      /**< Status */
 900   u32 status_len;  /**< How many 32 bit parameters in the status */
 901   u32 len;         /**< incoming parameters length, bytes */
 902   /**
 903    * command parameters.
 904    * There should be enough space for incoming and
 905    * outcoming parameters.
 906    * Incoming parameters listed 1-st, followed by outcoming params.
 907    * nParams=(len+3)/4+status_len
 908    */
 909   u32 param[0];
 910 } __attribute__ ((packed));
 911
 912 #define STATUS_HCMD_ACTIVE      (1<<0)  /**< host command in progress */
 913
 914 #define STATUS_INT_ENABLED      (1<<1)
 915 #define STATUS_RF_KILL_HW       (1<<2)
 916 #define STATUS_RF_KILL_SW       (1<<3)
 917 #define STATUS_RF_KILL_MASK     (STATUS_RF_KILL_HW | STATUS_RF_KILL_SW)
 918
 919 #define STATUS_INIT             (1<<5)
 920 #define STATUS_AUTH             (1<<6)
 921 #define STATUS_ASSOCIATED       (1<<7)
 922 #define STATUS_STATE_MASK       (STATUS_INIT | STATUS_AUTH | STATUS_ASSOCIATED)
 923
 924 #define STATUS_ASSOCIATING      (1<<8)
 925 #define STATUS_DISASSOCIATING   (1<<9)
 926 #define STATUS_ROAMING          (1<<10)
 927 #define STATUS_EXIT_PENDING     (1<<11)
 928 #define STATUS_DISASSOC_PENDING (1<<12)
 929 #define STATUS_STATE_PENDING    (1<<13)
 930
 931 #define STATUS_SCAN_PENDING     (1<<20)
 932 #define STATUS_SCANNING         (1<<21)
 933 #define STATUS_SCAN_ABORTING    (1<<22)
 934
 935 #define STATUS_INDIRECT_BYTE    (1<<28) /* sysfs entry configured for access */
 936 #define STATUS_INDIRECT_DWORD   (1<<29) /* sysfs entry configured for access */
 937 #define STATUS_DIRECT_DWORD     (1<<30) /* sysfs entry configured for access */
 938
 939 #define STATUS_SECURITY_UPDATED (1<<31) /* Security sync needed */
 940
 941 #define CFG_STATIC_CHANNEL      (1<<0) /* Restrict assoc. to single channel */
 942 #define CFG_STATIC_ESSID        (1<<1) /* Restrict assoc. to single SSID */
 943 #define CFG_STATIC_BSSID        (1<<2) /* Restrict assoc. to single BSSID */
 944 #define CFG_CUSTOM_MAC          (1<<3)
 945 #define CFG_PREAMBLE            (1<<4)
 946 #define CFG_ADHOC_PERSIST       (1<<5)
 947 #define CFG_ASSOCIATE           (1<<6)
 948 #define CFG_FIXED_RATE          (1<<7)
 949 #define CFG_ADHOC_CREATE        (1<<8)
 950
 951 #define CAP_SHARED_KEY          (1<<0) /* Off = OPEN */
 952 #define CAP_PRIVACY_ON          (1<<1) /* Off = No privacy */
 953
 954 #define MAX_STATIONS            32
 955 #define IPW_INVALID_STATION     (0xff)
 956
 957 struct ipw_station_entry {
 958         u8 mac_addr[ETH_ALEN];
 959         u8 reserved;
 960         u8 support_mode;
 961 };
 962
 963 #define AVG_ENTRIES 8
 964 struct average {
 965         s16 entries[AVG_ENTRIES];
 966         u8 pos;
 967         u8 init;
 968         s32 sum;
 969 };
 970
 971 struct ipw_priv {
 972         /* ieee device used by generic ieee processing code */
 973         struct ieee80211_device *ieee;
 974         struct ieee80211_security sec;
 975
 976         /* spinlock */
 977         spinlock_t lock;
 978
 979         /* basic pci-network driver stuff */
 980         struct pci_dev *pci_dev;
 981         struct net_device *net_dev;
 982
 983         /* pci hardware address support */
 984         void __iomem *hw_base;
 985         unsigned long hw_len;
 986
 987         struct fw_image_desc sram_desc;
 988
 989         /* result of ucode download */
 990         struct alive_command_responce dino_alive;
 991
 992         wait_queue_head_t wait_command_queue;
 993         wait_queue_head_t wait_state;
 994
 995         /* Rx and Tx DMA processing queues */
 996         struct ipw_rx_queue *rxq;
 997         struct clx2_tx_queue txq_cmd;
 998         struct clx2_tx_queue txq[4];
 999         u32 status;
1000         u32 config;
1001         u32 capability;
1002
1003         u8 last_rx_rssi;
1004         u8 last_noise;
1005         struct average average_missed_beacons;
1006         struct average average_rssi;
1007         struct average average_noise;
1008         u32 port_type;
1009         int rx_bufs_min;          /**< minimum number of bufs in Rx queue */
1010         int rx_pend_max;          /**< maximum pending buffers for one IRQ */
1011         u32 hcmd_seq;             /**< sequence number for hcmd */
1012         u32 missed_beacon_threshold;
1013         u32 roaming_threshold;
1014
1015         struct ipw_associate assoc_request;
1016         struct ieee80211_network *assoc_network;
1017
1018         unsigned long ts_scan_abort;
1019         struct ipw_supported_rates rates;
1020         struct ipw_rates phy[3];           /**< PHY restrictions, per band */
1021         struct ipw_rates supp;             /**< software defined */
1022         struct ipw_rates extended;         /**< use for corresp. IE, AP only */
1023
1024         struct notif_link_deterioration last_link_deterioration; /** for statistics */
1025         struct ipw_cmd* hcmd; /**< host command currently executed */
1026
1027         wait_queue_head_t hcmd_wq;     /**< host command waits for execution */
1028         u32 tsf_bcn[2];              /**< TSF from latest beacon */
1029
1030         struct notif_calibration calib; /**< last calibration */
1031
1032         /* ordinal interface with firmware */
1033         u32 table0_addr;
1034         u32 table0_len;
1035         u32 table1_addr;
1036         u32 table1_len;
1037         u32 table2_addr;
1038         u32 table2_len;
1039
1040         /* context information */
1041         u8 essid[IW_ESSID_MAX_SIZE];
1042         u8 essid_len;
1043         u8 nick[IW_ESSID_MAX_SIZE];
1044         u16 rates_mask;
1045         u8 channel;
1046         struct ipw_sys_config sys_config;
1047         u32 power_mode;
1048         u8 bssid[ETH_ALEN];
1049         u16 rts_threshold;
1050         u8 mac_addr[ETH_ALEN];
1051         u8 num_stations;
1052         u8 stations[MAX_STATIONS][ETH_ALEN];
1053
1054         u32 notif_missed_beacons;
1055
1056         /* Statistics and counters normalized with each association */
1057         u32 last_missed_beacons;
1058         u32 last_tx_packets;
1059         u32 last_rx_packets;
1060         u32 last_tx_failures;
1061         u32 last_rx_err;
1062         u32 last_rate;
1063
1064         u32 missed_adhoc_beacons;
1065         u32 missed_beacons;
1066         u32 rx_packets;
1067         u32 tx_packets;
1068         u32 quality;
1069
1070         /* eeprom */
1071         u8 eeprom[0x100];  /* 256 bytes of eeprom */
1072         int eeprom_delay;
1073
1074         struct iw_statistics wstats;
1075
1076         struct workqueue_struct *workqueue;
1077
1078         struct work_struct adhoc_check;
1079         struct work_struct associate;
1080         struct work_struct disassociate;
1081         struct work_struct rx_replenish;
1082         struct work_struct request_scan;
1083         struct work_struct adapter_restart;
1084         struct work_struct rf_kill;
1085         struct work_struct up;
1086         struct work_struct down;
1087         struct work_struct gather_stats;
1088         struct work_struct abort_scan;
1089         struct work_struct roam;
1090         struct work_struct scan_check;
1091
1092         struct tasklet_struct irq_tasklet;
1093
1094
1095 #define IPW_2200BG  1
1096 #define IPW_2915ABG 2
1097         u8 adapter;
1098
1099 #define IPW_DEFAULT_TX_POWER 0x14
1100         u8 tx_power;
1101
1102 #ifdef CONFIG_PM
1103         u32 pm_state[16];
1104 #endif
1105
1106         /* network state */
1107
1108         /* Used to pass the current INTA value from ISR to Tasklet */
1109         u32 isr_inta;
1110
1111         /* debugging info */
1112         u32 indirect_dword;
1113         u32 direct_dword;
1114         u32 indirect_byte;
1115 };                              /*ipw_priv */
1116
1117
1118 /* debug macros */
1119
1120 #ifdef CONFIG_IPW_DEBUG
1121 #define IPW_DEBUG(level, fmt, args...) \
1122 do { if (ipw_debug_level & (level)) \
1123   printk(KERN_DEBUG DRV_NAME": %c %s " fmt, \
1124          in_interrupt() ? 'I' : 'U', __FUNCTION__ , ## args); } while (0)
1125 #else
1126 #define IPW_DEBUG(level, fmt, args...) do {} while (0)
1127 #endif                          /* CONFIG_IPW_DEBUG */
1128
1129 /*
1130  * To use the debug system;
1131  *
1132  * If you are defining a new debug classification, simply add it to the #define
1133  * list here in the form of:
1134  *
1135  * #define IPW_DL_xxxx VALUE
1136  *
1137  * shifting value to the left one bit from the previous entry.  xxxx should be
1138  * the name of the classification (for example, WEP)
1139  *
1140  * You then need to either add a IPW_xxxx_DEBUG() macro definition for your
1141  * classification, or use IPW_DEBUG(IPW_DL_xxxx, ...) whenever you want
1142  * to send output to that classification.
1143  *
1144  * To add your debug level to the list of levels seen when you perform
1145  *
1146  * % cat /proc/net/ipw/debug_level
1147  *
1148  * you simply need to add your entry to the ipw_debug_levels array.
1149  *
1150  * If you do not see debug_level in /proc/net/ipw then you do not have
1151  * CONFIG_IPW_DEBUG defined in your kernel configuration
1152  *
1153  */
1154
1155 #define IPW_DL_ERROR         (1<<0)
1156 #define IPW_DL_WARNING       (1<<1)
1157 #define IPW_DL_INFO          (1<<2)
1158 #define IPW_DL_WX            (1<<3)
1159 #define IPW_DL_HOST_COMMAND  (1<<5)
1160 #define IPW_DL_STATE         (1<<6)
1161
1162 #define IPW_DL_NOTIF         (1<<10)
1163 #define IPW_DL_SCAN          (1<<11)
1164 #define IPW_DL_ASSOC         (1<<12)
1165 #define IPW_DL_DROP          (1<<13)
1166 #define IPW_DL_IOCTL         (1<<14)
1167
1168 #define IPW_DL_MANAGE        (1<<15)
1169 #define IPW_DL_FW            (1<<16)
1170 #define IPW_DL_RF_KILL       (1<<17)
1171 #define IPW_DL_FW_ERRORS     (1<<18)
1172
1173
1174 #define IPW_DL_ORD           (1<<20)
1175
1176 #define IPW_DL_FRAG          (1<<21)
1177 #define IPW_DL_WEP           (1<<22)
1178 #define IPW_DL_TX            (1<<23)
1179 #define IPW_DL_RX            (1<<24)
1180 #define IPW_DL_ISR           (1<<25)
1181 #define IPW_DL_FW_INFO       (1<<26)
1182 #define IPW_DL_IO            (1<<27)
1183 #define IPW_DL_TRACE         (1<<28)
1184
1185 #define IPW_DL_STATS         (1<<29)
1186
1187
1188 #define IPW_ERROR(f, a...) printk(KERN_ERR DRV_NAME ": " f, ## a)
1189 #define IPW_WARNING(f, a...) printk(KERN_WARNING DRV_NAME ": " f, ## a)
1190 #define IPW_DEBUG_INFO(f, a...)    IPW_DEBUG(IPW_DL_INFO, f, ## a)
1191
1192 #define IPW_DEBUG_WX(f, a...)     IPW_DEBUG(IPW_DL_WX, f, ## a)
1193 #define IPW_DEBUG_SCAN(f, a...)   IPW_DEBUG(IPW_DL_SCAN, f, ## a)
1194 #define IPW_DEBUG_STATUS(f, a...) IPW_DEBUG(IPW_DL_STATUS, f, ## a)
1195 #define IPW_DEBUG_TRACE(f, a...)  IPW_DEBUG(IPW_DL_TRACE, f, ## a)
1196 #define IPW_DEBUG_RX(f, a...)     IPW_DEBUG(IPW_DL_RX, f, ## a)
1197 #define IPW_DEBUG_TX(f, a...)     IPW_DEBUG(IPW_DL_TX, f, ## a)
1198 #define IPW_DEBUG_ISR(f, a...)    IPW_DEBUG(IPW_DL_ISR, f, ## a)
1199 #define IPW_DEBUG_MANAGEMENT(f, a...) IPW_DEBUG(IPW_DL_MANAGE, f, ## a)
1200 #define IPW_DEBUG_WEP(f, a...)    IPW_DEBUG(IPW_DL_WEP, f, ## a)
1201 #define IPW_DEBUG_HC(f, a...) IPW_DEBUG(IPW_DL_HOST_COMMAND, f, ## a)
1202 #define IPW_DEBUG_FRAG(f, a...) IPW_DEBUG(IPW_DL_FRAG, f, ## a)
1203 #define IPW_DEBUG_FW(f, a...) IPW_DEBUG(IPW_DL_FW, f, ## a)
1204 #define IPW_DEBUG_RF_KILL(f, a...) IPW_DEBUG(IPW_DL_RF_KILL, f, ## a)
1205 #define IPW_DEBUG_DROP(f, a...) IPW_DEBUG(IPW_DL_DROP, f, ## a)
1206 #define IPW_DEBUG_IO(f, a...) IPW_DEBUG(IPW_DL_IO, f, ## a)
1207 #define IPW_DEBUG_ORD(f, a...) IPW_DEBUG(IPW_DL_ORD, f, ## a)
1208 #define IPW_DEBUG_FW_INFO(f, a...) IPW_DEBUG(IPW_DL_FW_INFO, f, ## a)
1209 #define IPW_DEBUG_NOTIF(f, a...) IPW_DEBUG(IPW_DL_NOTIF, f, ## a)
1210 #define IPW_DEBUG_STATE(f, a...) IPW_DEBUG(IPW_DL_STATE | IPW_DL_ASSOC | IPW_DL_INFO, f, ## a)
1211 #define IPW_DEBUG_ASSOC(f, a...) IPW_DEBUG(IPW_DL_ASSOC | IPW_DL_INFO, f, ## a)
1212 #define IPW_DEBUG_STATS(f, a...) IPW_DEBUG(IPW_DL_STATS, f, ## a)
1213
1214 #include <linux/ctype.h>
1215
1216 /*
1217 * Register bit definitions
1218 */
1219
1220 /* Dino control registers bits */
1221
1222 #define DINO_ENABLE_SYSTEM 0x80
1223 #define DINO_ENABLE_CS     0x40
1224 #define DINO_RXFIFO_DATA   0x01
1225 #define DINO_CONTROL_REG   0x00200000
1226
1227 #define CX2_INTA_RW       0x00000008
1228 #define CX2_INTA_MASK_R   0x0000000C
1229 #define CX2_INDIRECT_ADDR 0x00000010
1230 #define CX2_INDIRECT_DATA 0x00000014
1231 #define CX2_AUTOINC_ADDR  0x00000018
1232 #define CX2_AUTOINC_DATA  0x0000001C
1233 #define CX2_RESET_REG     0x00000020
1234 #define CX2_GP_CNTRL_RW   0x00000024
1235
1236 #define CX2_READ_INT_REGISTER 0xFF4
1237
1238 #define CX2_GP_CNTRL_BIT_INIT_DONE      0x00000004
1239
1240 #define CX2_REGISTER_DOMAIN1_END        0x00001000
1241 #define CX2_SRAM_READ_INT_REGISTER      0x00000ff4
1242
1243 #define CX2_SHARED_LOWER_BOUND          0x00000200
1244 #define CX2_INTERRUPT_AREA_LOWER_BOUND  0x00000f80
1245
1246 #define CX2_NIC_SRAM_LOWER_BOUND        0x00000000
1247 #define CX2_NIC_SRAM_UPPER_BOUND        0x00030000
1248
1249 #define CX2_BIT_INT_HOST_SRAM_READ_INT_REGISTER (1 << 29)
1250 #define CX2_GP_CNTRL_BIT_CLOCK_READY    0x00000001
1251 #define CX2_GP_CNTRL_BIT_HOST_ALLOWS_STANDBY 0x00000002
1252
1253 /*
1254  * RESET Register Bit Indexes
1255  */
1256 #define CBD_RESET_REG_PRINCETON_RESET 0x00000001  /* Bit 0 (LSB) */
1257 #define CX2_RESET_REG_SW_RESET        0x00000080  /* Bit 7       */
1258 #define CX2_RESET_REG_MASTER_DISABLED 0x00000100  /* Bit 8       */
1259 #define CX2_RESET_REG_STOP_MASTER     0x00000200  /* Bit 9       */
1260 #define CX2_ARC_KESHET_CONFIG         0x08000000  /* Bit 27      */
1261 #define CX2_START_STANDBY             0x00000004  /* Bit 2       */
1262
1263 #define CX2_CSR_CIS_UPPER_BOUND 0x00000200
1264 #define CX2_DOMAIN_0_END 0x1000
1265 #define CLX_MEM_BAR_SIZE 0x1000
1266
1267 #define CX2_BASEBAND_CONTROL_STATUS     0X00200000
1268 #define CX2_BASEBAND_TX_FIFO_WRITE      0X00200004
1269 #define CX2_BASEBAND_RX_FIFO_READ       0X00200004
1270 #define CX2_BASEBAND_CONTROL_STORE      0X00200010
1271
1272 #define CX2_INTERNAL_CMD_EVENT  0X00300004
1273 #define CX2_BASEBAND_POWER_DOWN 0x00000001
1274
1275 #define CX2_MEM_HALT_AND_RESET  0x003000e0
1276
1277 /* defgroup bits_halt_reset MEM_HALT_AND_RESET register bits */
1278 #define CX2_BIT_HALT_RESET_ON   0x80000000
1279 #define CX2_BIT_HALT_RESET_OFF  0x00000000
1280
1281 #define CB_LAST_VALID     0x20000000
1282 #define CB_INT_ENABLED    0x40000000
1283 #define CB_VALID          0x80000000
1284 #define CB_SRC_LE         0x08000000
1285 #define CB_DEST_LE        0x04000000
1286 #define CB_SRC_AUTOINC    0x00800000
1287 #define CB_SRC_IO_GATED   0x00400000
1288 #define CB_DEST_AUTOINC   0x00080000
1289 #define CB_SRC_SIZE_LONG  0x00200000
1290 #define CB_DEST_SIZE_LONG 0x00020000
1291
1292
1293 /* DMA DEFINES */
1294
1295 #define DMA_CONTROL_SMALL_CB_CONST_VALUE 0x00540000
1296 #define DMA_CB_STOP_AND_ABORT            0x00000C00
1297 #define DMA_CB_START                     0x00000100
1298
1299
1300 #define CX2_SHARED_SRAM_SIZE               0x00030000
1301 #define CX2_SHARED_SRAM_DMA_CONTROL        0x00027000
1302 #define CB_MAX_LENGTH                      0x1FFF
1303
1304 #define CX2_HOST_EEPROM_DATA_SRAM_SIZE 0xA18
1305 #define CX2_EEPROM_IMAGE_SIZE          0x100
1306
1307
1308 /* DMA defs */
1309 #define CX2_DMA_I_CURRENT_CB  0x003000D0
1310 #define CX2_DMA_O_CURRENT_CB  0x003000D4
1311 #define CX2_DMA_I_DMA_CONTROL 0x003000A4
1312 #define CX2_DMA_I_CB_BASE     0x003000A0
1313
1314 #define CX2_TX_CMD_QUEUE_BD_BASE        (0x00000200)
1315 #define CX2_TX_CMD_QUEUE_BD_SIZE        (0x00000204)
1316 #define CX2_TX_QUEUE_0_BD_BASE          (0x00000208)
1317 #define CX2_TX_QUEUE_0_BD_SIZE          (0x0000020C)
1318 #define CX2_TX_QUEUE_1_BD_BASE          (0x00000210)
1319 #define CX2_TX_QUEUE_1_BD_SIZE          (0x00000214)
1320 #define CX2_TX_QUEUE_2_BD_BASE          (0x00000218)
1321 #define CX2_TX_QUEUE_2_BD_SIZE          (0x0000021C)
1322 #define CX2_TX_QUEUE_3_BD_BASE          (0x00000220)
1323 #define CX2_TX_QUEUE_3_BD_SIZE          (0x00000224)
1324 #define CX2_RX_BD_BASE                  (0x00000240)
1325 #define CX2_RX_BD_SIZE                  (0x00000244)
1326 #define CX2_RFDS_TABLE_LOWER            (0x00000500)
1327
1328 #define CX2_TX_CMD_QUEUE_READ_INDEX     (0x00000280)
1329 #define CX2_TX_QUEUE_0_READ_INDEX       (0x00000284)
1330 #define CX2_TX_QUEUE_1_READ_INDEX       (0x00000288)
1331 #define CX2_TX_QUEUE_2_READ_INDEX       (0x0000028C)
1332 #define CX2_TX_QUEUE_3_READ_INDEX       (0x00000290)
1333 #define CX2_RX_READ_INDEX               (0x000002A0)
1334
1335 #define CX2_TX_CMD_QUEUE_WRITE_INDEX    (0x00000F80)
1336 #define CX2_TX_QUEUE_0_WRITE_INDEX      (0x00000F84)
1337 #define CX2_TX_QUEUE_1_WRITE_INDEX      (0x00000F88)
1338 #define CX2_TX_QUEUE_2_WRITE_INDEX      (0x00000F8C)
1339 #define CX2_TX_QUEUE_3_WRITE_INDEX      (0x00000F90)
1340 #define CX2_RX_WRITE_INDEX              (0x00000FA0)
1341
1342 /*
1343  * EEPROM Related Definitions
1344  */
1345
1346 #define IPW_EEPROM_DATA_SRAM_ADDRESS (CX2_SHARED_LOWER_BOUND + 0x814)
1347 #define IPW_EEPROM_DATA_SRAM_SIZE    (CX2_SHARED_LOWER_BOUND + 0x818)
1348 #define IPW_EEPROM_LOAD_DISABLE      (CX2_SHARED_LOWER_BOUND + 0x81C)
1349 #define IPW_EEPROM_DATA              (CX2_SHARED_LOWER_BOUND + 0x820)
1350 #define IPW_EEPROM_UPPER_ADDRESS     (CX2_SHARED_LOWER_BOUND + 0x9E0)
1351
1352 #define IPW_STATION_TABLE_LOWER      (CX2_SHARED_LOWER_BOUND + 0xA0C)
1353 #define IPW_STATION_TABLE_UPPER      (CX2_SHARED_LOWER_BOUND + 0xB0C)
1354 #define IPW_REQUEST_ATIM             (CX2_SHARED_LOWER_BOUND + 0xB0C)
1355 #define IPW_ATIM_SENT                (CX2_SHARED_LOWER_BOUND + 0xB10)
1356 #define IPW_WHO_IS_AWAKE             (CX2_SHARED_LOWER_BOUND + 0xB14)
1357 #define IPW_DURING_ATIM_WINDOW       (CX2_SHARED_LOWER_BOUND + 0xB18)
1358
1359
1360 #define MSB                             1
1361 #define LSB                             0
1362 #define WORD_TO_BYTE(_word)             ((_word) * sizeof(u16))
1363
1364 #define GET_EEPROM_ADDR(_wordoffset,_byteoffset) \
1365     ( WORD_TO_BYTE(_wordoffset) + (_byteoffset) )
1366
1367 /* EEPROM access by BYTE */
1368 #define EEPROM_PME_CAPABILITY   (GET_EEPROM_ADDR(0x09,MSB))     /* 1 byte   */
1369 #define EEPROM_MAC_ADDRESS      (GET_EEPROM_ADDR(0x21,LSB))     /* 6 byte   */
1370 #define EEPROM_VERSION          (GET_EEPROM_ADDR(0x24,MSB))     /* 1 byte   */
1371 #define EEPROM_NIC_TYPE         (GET_EEPROM_ADDR(0x25,LSB))     /* 1 byte   */
1372 #define EEPROM_SKU_CAPABILITY   (GET_EEPROM_ADDR(0x25,MSB))     /* 1 byte   */
1373 #define EEPROM_COUNTRY_CODE     (GET_EEPROM_ADDR(0x26,LSB))     /* 3 bytes  */
1374 #define EEPROM_IBSS_CHANNELS_BG (GET_EEPROM_ADDR(0x28,LSB))     /* 2 bytes  */
1375 #define EEPROM_IBSS_CHANNELS_A  (GET_EEPROM_ADDR(0x29,MSB))     /* 5 bytes  */
1376 #define EEPROM_BSS_CHANNELS_BG  (GET_EEPROM_ADDR(0x2c,LSB))     /* 2 bytes  */
1377 #define EEPROM_HW_VERSION       (GET_EEPROM_ADDR(0x72,LSB))     /* 2 bytes  */
1378
1379 /* NIC type as found in the one byte EEPROM_NIC_TYPE  offset*/
1380 #define EEPROM_NIC_TYPE_STANDARD        0
1381 #define EEPROM_NIC_TYPE_DELL            1
1382 #define EEPROM_NIC_TYPE_FUJITSU         2
1383 #define EEPROM_NIC_TYPE_IBM             3
1384 #define EEPROM_NIC_TYPE_HP              4
1385
1386 #define FW_MEM_REG_LOWER_BOUND          0x00300000
1387 #define FW_MEM_REG_EEPROM_ACCESS        (FW_MEM_REG_LOWER_BOUND + 0x40)
1388
1389 #define EEPROM_BIT_SK                   (1<<0)
1390 #define EEPROM_BIT_CS                   (1<<1)
1391 #define EEPROM_BIT_DI                   (1<<2)
1392 #define EEPROM_BIT_DO                   (1<<4)
1393
1394 #define EEPROM_CMD_READ                 0x2
1395
1396 /* Interrupts masks */
1397 #define CX2_INTA_NONE   0x00000000
1398
1399 #define CX2_INTA_BIT_RX_TRANSFER                   0x00000002
1400 #define CX2_INTA_BIT_STATUS_CHANGE                 0x00000010
1401 #define CX2_INTA_BIT_BEACON_PERIOD_EXPIRED         0x00000020
1402
1403 //Inta Bits for CF
1404 #define CX2_INTA_BIT_TX_CMD_QUEUE                  0x00000800
1405 #define CX2_INTA_BIT_TX_QUEUE_1                    0x00001000
1406 #define CX2_INTA_BIT_TX_QUEUE_2                    0x00002000
1407 #define CX2_INTA_BIT_TX_QUEUE_3                    0x00004000
1408 #define CX2_INTA_BIT_TX_QUEUE_4                    0x00008000
1409
1410 #define CX2_INTA_BIT_SLAVE_MODE_HOST_CMD_DONE      0x00010000
1411
1412 #define CX2_INTA_BIT_PREPARE_FOR_POWER_DOWN        0x00100000
1413 #define CX2_INTA_BIT_POWER_DOWN                    0x00200000
1414
1415 #define CX2_INTA_BIT_FW_INITIALIZATION_DONE        0x01000000
1416 #define CX2_INTA_BIT_FW_CARD_DISABLE_PHY_OFF_DONE  0x02000000
1417 #define CX2_INTA_BIT_RF_KILL_DONE                  0x04000000
1418 #define CX2_INTA_BIT_FATAL_ERROR             0x40000000
1419 #define CX2_INTA_BIT_PARITY_ERROR            0x80000000
1420
1421 /* Interrupts enabled at init time. */
1422 #define CX2_INTA_MASK_ALL                        \
1423         (CX2_INTA_BIT_TX_QUEUE_1               | \
1424          CX2_INTA_BIT_TX_QUEUE_2               | \
1425          CX2_INTA_BIT_TX_QUEUE_3               | \
1426          CX2_INTA_BIT_TX_QUEUE_4               | \
1427          CX2_INTA_BIT_TX_CMD_QUEUE             | \
1428          CX2_INTA_BIT_RX_TRANSFER              | \
1429          CX2_INTA_BIT_FATAL_ERROR              | \
1430          CX2_INTA_BIT_PARITY_ERROR             | \
1431          CX2_INTA_BIT_STATUS_CHANGE            | \
1432          CX2_INTA_BIT_FW_INITIALIZATION_DONE   | \
1433          CX2_INTA_BIT_BEACON_PERIOD_EXPIRED    | \
1434          CX2_INTA_BIT_SLAVE_MODE_HOST_CMD_DONE | \
1435          CX2_INTA_BIT_PREPARE_FOR_POWER_DOWN   | \
1436          CX2_INTA_BIT_POWER_DOWN               | \
1437          CX2_INTA_BIT_RF_KILL_DONE )
1438
1439 #define IPWSTATUS_ERROR_LOG     (CX2_SHARED_LOWER_BOUND + 0x410)
1440 #define IPW_EVENT_LOG     (CX2_SHARED_LOWER_BOUND + 0x414)
1441
1442 /* FW event log definitions */
1443 #define EVENT_ELEM_SIZE     (3 * sizeof(u32))
1444 #define EVENT_START_OFFSET  (1 * sizeof(u32) + 2 * sizeof(u16))
1445
1446 /* FW error log definitions */
1447 #define ERROR_ELEM_SIZE     (7 * sizeof(u32))
1448 #define ERROR_START_OFFSET  (1 * sizeof(u32))
1449
1450 enum {
1451         IPW_FW_ERROR_OK = 0,
1452         IPW_FW_ERROR_FAIL,
1453         IPW_FW_ERROR_MEMORY_UNDERFLOW,
1454         IPW_FW_ERROR_MEMORY_OVERFLOW,
1455         IPW_FW_ERROR_BAD_PARAM,
1456         IPW_FW_ERROR_BAD_CHECKSUM,
1457         IPW_FW_ERROR_NMI_INTERRUPT,
1458         IPW_FW_ERROR_BAD_DATABASE,
1459         IPW_FW_ERROR_ALLOC_FAIL,
1460         IPW_FW_ERROR_DMA_UNDERRUN,
1461         IPW_FW_ERROR_DMA_STATUS,
1462         IPW_FW_ERROR_DINOSTATUS_ERROR,
1463         IPW_FW_ERROR_EEPROMSTATUS_ERROR,
1464         IPW_FW_ERROR_SYSASSERT,
1465         IPW_FW_ERROR_FATAL_ERROR
1466 };
1467
1468 #define AUTH_OPEN       0
1469 #define AUTH_SHARED_KEY 1
1470 #define AUTH_IGNORE     3
1471
1472 #define HC_ASSOCIATE      0
1473 #define HC_REASSOCIATE    1
1474 #define HC_DISASSOCIATE   2
1475 #define HC_IBSS_START     3
1476 #define HC_IBSS_RECONF    4
1477 #define HC_DISASSOC_QUIET 5
1478
1479 #define IPW_RATE_CAPABILITIES 1
1480 #define IPW_RATE_CONNECT      0
1481
1482
1483 /*
1484  * Rate values and masks
1485  */
1486 #define IPW_TX_RATE_1MB  0x0A
1487 #define IPW_TX_RATE_2MB  0x14
1488 #define IPW_TX_RATE_5MB  0x37
1489 #define IPW_TX_RATE_6MB  0x0D
1490 #define IPW_TX_RATE_9MB  0x0F
1491 #define IPW_TX_RATE_11MB 0x6E
1492 #define IPW_TX_RATE_12MB 0x05
1493 #define IPW_TX_RATE_18MB 0x07
1494 #define IPW_TX_RATE_24MB 0x09
1495 #define IPW_TX_RATE_36MB 0x0B
1496 #define IPW_TX_RATE_48MB 0x01
1497 #define IPW_TX_RATE_54MB 0x03
1498
1499 #define IPW_ORD_TABLE_ID_MASK             0x0000FF00
1500 #define IPW_ORD_TABLE_VALUE_MASK          0x000000FF
1501
1502 #define IPW_ORD_TABLE_0_MASK              0x0000F000
1503 #define IPW_ORD_TABLE_1_MASK              0x0000F100
1504 #define IPW_ORD_TABLE_2_MASK              0x0000F200
1505 #define IPW_ORD_TABLE_3_MASK              0x0000F300
1506 #define IPW_ORD_TABLE_4_MASK              0x0000F400
1507 #define IPW_ORD_TABLE_5_MASK              0x0000F500
1508 #define IPW_ORD_TABLE_6_MASK              0x0000F600
1509 #define IPW_ORD_TABLE_7_MASK              0x0000F700
1510
1511 /*
1512  * Table 0 Entries (all entries are 32 bits)
1513  */
1514 enum {
1515         IPW_ORD_STAT_TX_CURR_RATE = IPW_ORD_TABLE_0_MASK + 1,
1516         IPW_ORD_STAT_FRAG_TRESHOLD,
1517         IPW_ORD_STAT_RTS_THRESHOLD,
1518         IPW_ORD_STAT_TX_HOST_REQUESTS,
1519         IPW_ORD_STAT_TX_HOST_COMPLETE,
1520         IPW_ORD_STAT_TX_DIR_DATA,
1521         IPW_ORD_STAT_TX_DIR_DATA_B_1,
1522         IPW_ORD_STAT_TX_DIR_DATA_B_2,
1523         IPW_ORD_STAT_TX_DIR_DATA_B_5_5,
1524         IPW_ORD_STAT_TX_DIR_DATA_B_11,
1525         /* Hole */
1526
1527
1528
1529
1530
1531
1532
1533         IPW_ORD_STAT_TX_DIR_DATA_G_1 = IPW_ORD_TABLE_0_MASK + 19,
1534         IPW_ORD_STAT_TX_DIR_DATA_G_2,
1535         IPW_ORD_STAT_TX_DIR_DATA_G_5_5,
1536         IPW_ORD_STAT_TX_DIR_DATA_G_6,
1537         IPW_ORD_STAT_TX_DIR_DATA_G_9,
1538         IPW_ORD_STAT_TX_DIR_DATA_G_11,
1539         IPW_ORD_STAT_TX_DIR_DATA_G_12,
1540         IPW_ORD_STAT_TX_DIR_DATA_G_18,
1541         IPW_ORD_STAT_TX_DIR_DATA_G_24,
1542         IPW_ORD_STAT_TX_DIR_DATA_G_36,
1543         IPW_ORD_STAT_TX_DIR_DATA_G_48,
1544         IPW_ORD_STAT_TX_DIR_DATA_G_54,
1545         IPW_ORD_STAT_TX_NON_DIR_DATA,
1546         IPW_ORD_STAT_TX_NON_DIR_DATA_B_1,
1547         IPW_ORD_STAT_TX_NON_DIR_DATA_B_2,
1548         IPW_ORD_STAT_TX_NON_DIR_DATA_B_5_5,
1549         IPW_ORD_STAT_TX_NON_DIR_DATA_B_11,
1550         /* Hole */
1551
1552
1553
1554
1555
1556
1557
1558         IPW_ORD_STAT_TX_NON_DIR_DATA_G_1 = IPW_ORD_TABLE_0_MASK + 44,
1559         IPW_ORD_STAT_TX_NON_DIR_DATA_G_2,
1560         IPW_ORD_STAT_TX_NON_DIR_DATA_G_5_5,
1561         IPW_ORD_STAT_TX_NON_DIR_DATA_G_6,
1562         IPW_ORD_STAT_TX_NON_DIR_DATA_G_9,
1563         IPW_ORD_STAT_TX_NON_DIR_DATA_G_11,
1564         IPW_ORD_STAT_TX_NON_DIR_DATA_G_12,
1565         IPW_ORD_STAT_TX_NON_DIR_DATA_G_18,
1566         IPW_ORD_STAT_TX_NON_DIR_DATA_G_24,
1567         IPW_ORD_STAT_TX_NON_DIR_DATA_G_36,
1568         IPW_ORD_STAT_TX_NON_DIR_DATA_G_48,
1569         IPW_ORD_STAT_TX_NON_DIR_DATA_G_54,
1570         IPW_ORD_STAT_TX_RETRY,
1571         IPW_ORD_STAT_TX_FAILURE,
1572         IPW_ORD_STAT_RX_ERR_CRC,
1573         IPW_ORD_STAT_RX_ERR_ICV,
1574         IPW_ORD_STAT_RX_NO_BUFFER,
1575         IPW_ORD_STAT_FULL_SCANS,
1576         IPW_ORD_STAT_PARTIAL_SCANS,
1577         IPW_ORD_STAT_TGH_ABORTED_SCANS,
1578         IPW_ORD_STAT_TX_TOTAL_BYTES,
1579         IPW_ORD_STAT_CURR_RSSI_RAW,
1580         IPW_ORD_STAT_RX_BEACON,
1581         IPW_ORD_STAT_MISSED_BEACONS,
1582         IPW_ORD_TABLE_0_LAST
1583 };
1584
1585 #define IPW_RSSI_TO_DBM 112
1586
1587 /* Table 1 Entries
1588  */
1589 enum {
1590         IPW_ORD_TABLE_1_LAST = IPW_ORD_TABLE_1_MASK | 1,
1591 };
1592
1593 /*
1594  * Table 2 Entries
1595  *
1596  * FW_VERSION:    16 byte string
1597  * FW_DATE:       16 byte string (only 14 bytes used)
1598  * UCODE_VERSION: 4 byte version code
1599  * UCODE_DATE:    5 bytes code code
1600  * ADDAPTER_MAC:  6 byte MAC address
1601  * RTC:           4 byte clock
1602  */
1603 enum {
1604         IPW_ORD_STAT_FW_VERSION = IPW_ORD_TABLE_2_MASK | 1,
1605         IPW_ORD_STAT_FW_DATE,
1606         IPW_ORD_STAT_UCODE_VERSION,
1607         IPW_ORD_STAT_UCODE_DATE,
1608         IPW_ORD_STAT_ADAPTER_MAC,
1609         IPW_ORD_STAT_RTC,
1610         IPW_ORD_TABLE_2_LAST
1611 };
1612
1613 /* Table 3 */
1614 enum {
1615         IPW_ORD_STAT_TX_PACKET = IPW_ORD_TABLE_3_MASK | 0,
1616         IPW_ORD_STAT_TX_PACKET_FAILURE,
1617         IPW_ORD_STAT_TX_PACKET_SUCCESS,
1618         IPW_ORD_STAT_TX_PACKET_ABORTED,
1619         IPW_ORD_TABLE_3_LAST
1620 };
1621
1622 /* Table 4 */
1623 enum {
1624         IPW_ORD_TABLE_4_LAST = IPW_ORD_TABLE_4_MASK
1625 };
1626
1627 /* Table 5 */
1628 enum {
1629         IPW_ORD_STAT_AVAILABLE_AP_COUNT = IPW_ORD_TABLE_5_MASK,
1630         IPW_ORD_STAT_AP_ASSNS,
1631         IPW_ORD_STAT_ROAM,
1632         IPW_ORD_STAT_ROAM_CAUSE_MISSED_BEACONS,
1633         IPW_ORD_STAT_ROAM_CAUSE_UNASSOC,
1634         IPW_ORD_STAT_ROAM_CAUSE_RSSI,
1635         IPW_ORD_STAT_ROAM_CAUSE_LINK_QUALITY,
1636         IPW_ORD_STAT_ROAM_CAUSE_AP_LOAD_BALANCE,
1637         IPW_ORD_STAT_ROAM_CAUSE_AP_NO_TX,
1638         IPW_ORD_STAT_LINK_UP,
1639         IPW_ORD_STAT_LINK_DOWN,
1640         IPW_ORD_ANTENNA_DIVERSITY,
1641         IPW_ORD_CURR_FREQ,
1642         IPW_ORD_TABLE_5_LAST
1643 };
1644
1645 /* Table 6 */
1646 enum {
1647         IPW_ORD_COUNTRY_CODE = IPW_ORD_TABLE_6_MASK,
1648         IPW_ORD_CURR_BSSID,
1649         IPW_ORD_CURR_SSID,
1650         IPW_ORD_TABLE_6_LAST
1651 };
1652
1653 /* Table 7 */
1654 enum {
1655         IPW_ORD_STAT_PERCENT_MISSED_BEACONS = IPW_ORD_TABLE_7_MASK,
1656         IPW_ORD_STAT_PERCENT_TX_RETRIES,
1657         IPW_ORD_STAT_PERCENT_LINK_QUALITY,
1658         IPW_ORD_STAT_CURR_RSSI_DBM,
1659         IPW_ORD_TABLE_7_LAST
1660 };
1661
1662 #define IPW_ORDINALS_TABLE_LOWER        (CX2_SHARED_LOWER_BOUND + 0x500)
1663 #define IPW_ORDINALS_TABLE_0            (CX2_SHARED_LOWER_BOUND + 0x180)
1664 #define IPW_ORDINALS_TABLE_1            (CX2_SHARED_LOWER_BOUND + 0x184)
1665 #define IPW_ORDINALS_TABLE_2            (CX2_SHARED_LOWER_BOUND + 0x188)
1666 #define IPW_MEM_FIXED_OVERRIDE          (CX2_SHARED_LOWER_BOUND + 0x41C)
1667
1668 struct ipw_fixed_rate {
1669         u16 tx_rates;
1670         u16 reserved;
1671 } __attribute__ ((packed));
1672
1673 #define CX2_INDIRECT_ADDR_MASK (~0x3ul)
1674
1675 struct host_cmd {
1676         u8 cmd;
1677         u8 len;
1678         u16 reserved;
1679         u32 param[TFD_CMD_IMMEDIATE_PAYLOAD_LENGTH];
1680 } __attribute__ ((packed));
1681
1682 #define CFG_BT_COEXISTENCE_MIN                  0x00
1683 #define CFG_BT_COEXISTENCE_DEFER                0x02
1684 #define CFG_BT_COEXISTENCE_KILL                 0x04
1685 #define CFG_BT_COEXISTENCE_WME_OVER_BT          0x08
1686 #define CFG_BT_COEXISTENCE_OOB                  0x10
1687 #define CFG_BT_COEXISTENCE_MAX                  0xFF
1688 #define CFG_BT_COEXISTENCE_DEF                  0x80 /* read Bt from EEPROM*/
1689
1690 #define CFG_CTS_TO_ITSELF_ENABLED_MIN   0x0
1691 #define CFG_CTS_TO_ITSELF_ENABLED_MAX   0x1
1692 #define CFG_CTS_TO_ITSELF_ENABLED_DEF   CFG_CTS_TO_ITSELF_ENABLED_MIN
1693
1694 #define CFG_SYS_ANTENNA_BOTH                      0x000
1695 #define CFG_SYS_ANTENNA_A                         0x001
1696 #define CFG_SYS_ANTENNA_B                         0x003
1697
1698 /*
1699  * The definitions below were lifted off the ipw2100 driver, which only
1700  * supports 'b' mode, so I'm sure these are not exactly correct.
1701  *
1702  * Somebody fix these!!
1703  */
1704 #define REG_MIN_CHANNEL             0
1705 #define REG_MAX_CHANNEL             14
1706
1707 #define REG_CHANNEL_MASK            0x00003FFF
1708 #define IPW_IBSS_11B_DEFAULT_MASK   0x87ff
1709
1710 static const long ipw_frequencies[] = {
1711         2412, 2417, 2422, 2427,
1712         2432, 2437, 2442, 2447,
1713         2452, 2457, 2462, 2467,
1714         2472, 2484
1715 };
1716
1717 #define FREQ_COUNT ARRAY_SIZE(ipw_frequencies)
1718
1719 #define IPW_MAX_CONFIG_RETRIES 10
1720
1721 static inline u32 frame_hdr_len(struct ieee80211_hdr *hdr)
1722 {
1723         u32 retval;
1724         u16 fc;
1725
1726         retval = sizeof(struct ieee80211_hdr);
1727         fc = le16_to_cpu(hdr->frame_ctl);
1728
1729         /*
1730          * Function     ToDS    FromDS
1731          * IBSS         0       0
1732          * To AP        1       0
1733          * From AP      0       1
1734          * WDS (bridge) 1       1
1735          *
1736          * Only WDS frames use Address4 among them. --YZ
1737          */
1738         if (!(fc & IEEE80211_FCTL_TODS) || !(fc & IEEE80211_FCTL_FROMDS))
1739                 retval -= ETH_ALEN;
1740
1741         return retval;
1742 }
1743
1744 #endif /* __ipw2200_h__ */